



**UNIVERSIDADE FEDERAL DO CARIRI  
CENTRO DE CIÊNCIAS E TECNOLOGIA  
PROGRAMA DE PÓS-GRADUAÇÃO EM MATEMÁTICA EM  
REDE NACIONAL**

**ELION VIEIRA MOREIRA**

**UMA ABORDAGEM PRÁTICA PARA O DESENVOLVIMENTO DE  
RACIOCÍNIO LÓGICO UTILIZANDO ÁLGEBRA BOOLEANA E  
CIRCUITOS DIGITAIS**

**JUAZEIRO DO NORTE**

**2021**

ELION VIEIRA MOREIRA

UMA ABORDAGEM PRÁTICA PARA O DESENVOLVIMENTO DE  
RACIOCÍNIO LÓGICO UTILIZANDO ÁLGEBRA BOOLEANA E CIRCUITOS  
DIGITAIS

Dissertação de Mestrado apresentada ao Programa de Pós-graduação em Matemática em Rede Nacional do Centro de Ciências e Tecnologia da Universidade Federal do Cariri, como parte dos requisitos necessários à obtenção do título de Mestre em Matemática.

Orientador: Vicente Helano Feitosa Batista  
Sobrinho

JUAZEIRO DO NORTE

2021

Dados Internacionais de Catalogação na Publicação.  
Universidade Federal do Cariri.  
Sistema de Bibliotecas

---

- M838a      Moreira, Elion Vieira.  
              Uma abordagem prática para o desenvolvimento de raciocínio lógico utilizando álgebra booleana e circuitos digitais / Elion Vieira Moreira. – 2021.  
              XIII, 88 f.: il. color.30 cm.  
              (Inclui bibliografia).
- Dissertação (Mestrado) - Universidade Federal do Cariri, Centro de Ciências e Tecnologia, Programa de Pós-Graduação em Matemática em Rede Nacional - PROFMAT, Juazeiro do Norte, 2021.
- .
- Orientação: Prof. Dr. Vicente Helano Feitosa Batista Sobrinho
1. Ensino de matemática. 2. Raciocínio lógico. 3. Álgebra booleana. 4. Circuito lógico digital. I. Título.

CDD 510.07

---

Bibliotecária: Glacínésia Leal Mendonça  
CRB 3/ 925

ELION VIEIRA MOREIRA

UMA ABORDAGEM PRÁTICA PARA O DESENVOLVIMENTO DE  
RACIOCÍNIO LÓGICO UTILIZANDO ÁLGEBRA BOOLEANA E CIRCUITOS  
DIGITAIS

Dissertação de Mestrado apresentada ao  
Programa de Pós-graduação em Matemática  
em Rede Nacional do Centro de Ciências  
e Tecnologia da Universidade Federal do  
Cariri, como parte dos requisitos necessários à  
obtenção do título de Mestre em Matemática.

Aprovada em: 30 de junho de 2021.

BANCA EXAMINADORA



---

Prof. D.Sc. Vicente Helano Feitosa Batista Sobrinho  
CCT/UFCA



---

Prof.<sup>a</sup> D.Sc. Clarice Dias de Albuquerque  
CCT/UFCA



---

Prof. D.Sc. Rafael Perazzo Barbosa Mota  
CCT/UFCA

*Para minha mãe e meu pai.*

# Agradecimentos

Agradeço ao Programa do Mestrado Profissional em Matemática em Rede Nacional (PROFMAT), a Universidade Federal do Cariri (UFCA) e ao seu Corpo Docente pelo rigor e excelência do curso ofertado.

Agradeço a Gestão e aos colegas de trabalho da Escola de Referência em Ensino Médio Governador Miguel Arraes de Alencar, pelo apoio e incentivo incondicionais.

Agradeço aos meus colegas de curso, pelos ensinamentos, solidariedade e amizade compartilhados durante nossa caminhada.

Agradeço a minha esposa Francelaine de Sales Andrade Moreira e a minha filha Luíza Andrade Moreira pelo incentivo e também, pela compreensão pelos momentos que não estivemos juntos que foram abdicados em prol deste sonho.

Agradeço ao meu orientador, professor D.Sc. Vicente Helano Feitosa Batista Sobrinho, pela dedicação e ensinamentos, e por ter me resgatado nos momentos de fraqueza.

Agradeço em especial, a Deus por ter me mantido são para vencer os desafios encontrados durante curso e toda minha vida.

O presente trabalho foi realizado com apoio da Coordenação de Aperfeiçoamento de Pessoal de Nível Superior do Brasil (CAPES).

## RESUMO

Nem sempre é fácil justificar para alunos do ensino médio a importância da matemática, principalmente quando se lida com conceitos fundamentais, usados apenas para estabelecer uma determinada teoria. Quando extensa, a distância entre a teoria matemática e suas implicações práticas desestimula o alunado, causando seu desinteresse em temas sabidamente relevantes para nosso cotidiano, como a lógica matemática. Isso se agrava quando o docente resolve adotar uma abordagem tradicional, geralmente considerada monótona pelo público em geral. Uma estratégia promissora, que tem sido muito adotada ultimamente, é a utilização de programas computacionais que permitem modelar problemas matemáticos de modo dinâmico e intuitivo. Ainda assim, isso não possibilita que o estudante tenha uma experiência concreta. As atividades práticas concretas, além de estimular a curiosidade, engajamento dos alunos, interesse pela ciência, autonomia e capacidade de comunicação e expressão, permitem estabelecer uma relação direta com o mundo real. Nesse sentido, o presente trabalho propõe uma sequência didática para o ensino de fundamentos de lógica matemática por intermédio de práticas de montagem de circuitos lógicos digitais. A sequência está organizada em três módulos, agrupados segundo o nível de complexidade dos circuitos utilizados. Com isso, busca-se oferecer ao professor uma proposta de ensino que desperte e desenvolva nos alunos habilidades de observação, investigação, reflexão e tomada de decisão, em conformidade com os preceitos da base nacional comum curricular e dos parâmetros curriculares nacionais para o ensino médio, mostrando ao mesmo que a matemática é uma ciência viva, que contribui para solucionar problemas tecnológicos e científicos, e que ela é o alicerce de muitas descobertas da humanidade.

**Palavras-chave:** Ensino de matemática. Raciocínio lógico. Álgebra booleana. Circuito lógico digital.

## ABSTRACT

Sometimes it is difficult to illustrate the importance of mathematics to high school students, especially when dealing with fundamental concepts, used only to establish a certain mathematical theory. The lack of clarity when trying to relate a mathematical theory with its applications usually discourages students, who end up losing interest on relevant topics to our daily lives, such as mathematical logic. This gets worse when the teacher decides to adopt traditional teaching approaches, considered tedious by students overall. A much more promising strategy employs computer softwares that allow to construct dynamic simulations of mathematical problems in a very intuitive way. Still, this does not allow students to have concrete experiences, so important during the whole teaching-learning process. Besides stimulating students' curiosity, engagement, interest in science, autonomy and the ability to communicate and express their ideas, such concrete activities allow to establish a direct link with the real world. In this context, it is proposed a didactic sequence for teaching mathematical logic fundamentals through practices where students can construct and debug their own digital logic circuits. The sequence is divided into three modules, sorted in ascending order of difficulty. This work offers to the high school teacher a complementary teaching proposal that promotes active teaching and evoke student skills of observation, investigation, reflection e desision making, in accordance with the basic principles of the Brazilian common core state standards. It emphasizes that the field of Mathematics behaves like a lively science that contributes to solve real world problems and forms the foundation of humanity's most influential discoveries.

**Keywords:** Math teaching. Logical thinking. Boolean algebra. Digital logic circuit.

# Sumário

<b>Lista de Figuras</b>	<b>xi</b>
<b>Lista de Tabelas</b>	<b>xiii</b>
<b>1 Introdução</b>	<b>1</b>
1.1 Objetivos . . . . .	3
1.2 Organização do trabalho . . . . .	3
<b>2 Álgebra Booleana</b>	<b>5</b>
2.1 Definição geral . . . . .	5
2.2 Alguns resultados fundamentais . . . . .	6
2.3 Funções Booleanas . . . . .	13
2.3.1 Representação de Funções Booleanas . . . . .	14
<b>3 Portas Lógicas</b>	<b>22</b>
3.1 Porta lógica NOT . . . . .	22
3.2 Porta lógica AND. . . . .	23
3.3 Porta lógica OR . . . . .	24
3.4 Porta lógica NOR . . . . .	24
3.5 Porta lógica NAND . . . . .	25
3.6 Porta lógica XOR . . . . .	26
3.7 Porta lógica XNOR . . . . .	27
<b>4 Proposta de Sequência Didática</b>	<b>29</b>
4.1 Estrutura da Sequência . . . . .	29
4.2 Materiais . . . . .	31
4.3 Módulo 1: Estudo das portas lógicas . . . . .	33
4.3.1 Prática 1: Porta NOT . . . . .	33
4.3.2 Prática 2: Porta AND . . . . .	36
4.3.3 Prática 3: Porta OR . . . . .	39
4.4 Módulo 2: Alguns resultados fundamentais . . . . .	42
4.4.1 Prática 4: $a + a = a$ e $a \cdot a = a$ . . . . .	43

4.4.2	Prática 5: $a + 1 = 1$ e $a \cdot 0 = 0$ . . . . .	46
4.4.3	Prática 6: $a + (a \cdot b) = a$ e $a \cdot (a + b) = a$ . . . . .	50
4.4.4	Prática 7: $a + (a' \cdot b) = a + b$ e $a \cdot (a' + b) = a \cdot b$ . . . . .	54
4.4.5	Prática 8: $(a + b) \cdot (a + b') = a$ e $a \cdot b + a \cdot b' = a$ . . . . .	59
4.4.6	Prática 9: $(a + b)' = a' \cdot b'$ e $(a \cdot b)' = a' + b'$ . . . . .	64
4.5	Módulo 3: Aplicações . . . . .	73
4.5.1	Prática 10: Situação Problema 1 . . . . .	74
4.5.2	Prática 11: Situação Problema 2 . . . . .	79
<b>5</b>	<b>Considerações Finais</b>	<b>86</b>
	<b>Referências Bibliográficas</b>	<b>87</b>

# Lista de Figuras

3.1	Símbolo da porta NOT. . . . .	23
3.2	Símbolo da porta AND. . . . .	24
3.3	Símbolo da porta OR. . . . .	24
3.4	Símbolo da porta NOR. . . . .	25
3.5	Símbolo da porta NAND. . . . .	26
3.6	Símbolo da porta XOR. . . . .	27
3.7	Símbolo da porta XNOR. . . . .	28
4.1	Circuito com porta NOT . . . . .	34
4.2	Simulação da porta NOT . . . . .	35
4.3	Diagrama CI 74HC04N . . . . .	36
4.4	Circuito com porta AND . . . . .	37
4.5	Simulação da porta AND . . . . .	38
4.6	Diagrama CI 74HC08N . . . . .	39
4.7	Circuito com porta OR . . . . .	40
4.8	Simulação da porta OR . . . . .	41
4.9	Diagrama CI 74HC32N . . . . .	42
4.10	Circuito de $a + a = a$ e $a \cdot a = a$ . . . . .	44
4.11	Simulação de $a + a = a$ . . . . .	45
4.12	Simulação de $a \cdot a = a$ . . . . .	45
4.13	Simbologia dos circuitos $a + a = a$ e $a \cdot a = a$ . . . . .	46
4.14	Circuito de $a + 1 = 1$ e $a \cdot 0 = 0$ . . . . .	48
4.15	Simulação de $a + 1 = 1$ . . . . .	48
4.16	Simulação de $a \cdot 0 = 0$ . . . . .	49
4.17	Simbologia dos circuitos $a + 1 = 1$ e $a \cdot 0 = 0$ . . . . .	49
4.18	Circuito de $a + (a \cdot b) = a$ e $a \cdot (a + b) = a$ . . . . .	51
4.19	Simulação de $a + (a \cdot b) = a$ . . . . .	52
4.20	Simulação de $a \cdot (a + b) = a$ . . . . .	53
4.21	Simbologia dos circuitos $a + (a \cdot b) = a$ e $a \cdot (a + b) = a$ . . . . .	54
4.22	Circuito de $a + (a' \cdot b) = a + b$ e $a \cdot (a' + b) = a \cdot b$ . . . . .	56
4.23	Simulação de $a + (a' \cdot b) = a + b$ . . . . .	57

4.24	Simulação de $a \cdot (a' + b) = a \cdot b$ . . . . .	58
4.25	Simbologia dos circuitos $a + (a' \cdot b) = a + b$ e $a \cdot (a' + b) = a \cdot b$ . . . . .	59
4.26	Circuito de $(a + b) \cdot (a + b') = a$ e $a \cdot b + a \cdot b' = a$ . . . . .	61
4.27	Simulação de $(a + b) \cdot (a + b') = a$ . . . . .	62
4.28	Simulação de $a \cdot b + a \cdot b' = a$ . . . . .	63
4.29	Simbologia dos circuitos $(a + b) \cdot (a + b') = a$ e $a \cdot b + a \cdot b' = a$ . . . . .	64
4.30	Circuito de $(a + b)' = a' \cdot b'$ e $(a \cdot b)' = a' + b'$ . . . . .	67
4.31	Simulação de $(a + b)'$ . . . . .	68
4.32	Simulação de $a' \cdot b'$ . . . . .	69
4.33	Simulação de $(a \cdot b)'$ . . . . .	70
4.34	Simulação de $a' + b'$ . . . . .	71
4.35	Simbologia dos circuitos $(a + b)'$ e $a' \cdot b'$ . . . . .	72
4.36	Simbologia dos circuitos $(a \cdot b)'$ e $a' + b'$ . . . . .	73
4.37	Sistema de Abastecimento de Água . . . . .	74
4.38	Circuito Lógico da Expressão $B = (S1)' \cdot S2$ . . . . .	77
4.39	Circuito Eletrônico do Sistema de Bombeamento . . . . .	78
4.40	Simulação do Circuito Eletrônico do Sistema de Bombeamento . . . . .	79
4.41	Circuito Lógica da Expressão $L = I \cdot P + F \cdot I'$ . . . . .	82
4.42	Circuito Eletrônico da Luz de Alerta . . . . .	84
4.43	Simulação do Circuito da Luz de Alerta . . . . .	85

# Lista de Tabelas

2.1	Tabela Verdade . . . . .	20
2.2	Tabela Verdade . . . . .	20
3.1	Tabela verdade da porta NOT. . . . .	23
3.2	Tabela verdade da porta AND. . . . .	23
3.3	Tabela verdade da porta OR. . . . .	24
3.4	Tabela verdade da porta NOR. . . . .	25
3.5	Tabela verdade da porta NAND. . . . .	26
3.6	Tabela verdade da porta XOR. . . . .	27
3.7	Tabela verdade da porta XNOR. . . . .	28
4.1	Lista de Materiais . . . . .	31
4.2	Lista de Materiais da Prática 1: Porta NOT . . . . .	33
4.3	Tabela Verdade da porta NOT . . . . .	35
4.4	Lista de Materiais da Prática 2: Porta AND . . . . .	36
4.5	Tabela Verdade da porta AND . . . . .	38
4.6	Lista de Materiais da Prática 3: Porta OR . . . . .	39
4.7	Tabela Verdade da porta OR) . . . . .	41
4.8	Lista de Materiais da Prática 4 . . . . .	43
4.9	Tabela Verdade $(a + a = a)$ . . . . .	45
4.10	Tabela Verdade $(a \cdot a = a)$ . . . . .	45
4.11	Lista de Materiais da Prática 5 . . . . .	47
4.12	Tabela Verdade $(a + 1 = 1)$ . . . . .	49
4.13	Tabela Verdade $(a \cdot 0 = 0)$ . . . . .	49
4.14	Lista de Materiais da Prática 6 . . . . .	50
4.15	Tabela Verdade $(a + (a \cdot b) = a)$ . . . . .	52
4.16	Tabela Verdade $(a \cdot (a + b) = a)$ . . . . .	53
4.17	Lista de Materiais da Prática 7 . . . . .	55
4.18	Tabela Verdade $(a + (a' \cdot b) = a + b)$ . . . . .	57
4.19	Tabela Verdade $(a \cdot (a' + b) = a \cdot b)$ . . . . .	58
4.20	Lista de Materiais da Prática 8 . . . . .	60

4.21	Tabela Verdade $((a + b) \cdot (a + b') = a)$	62
4.22	Tabela Verdade $(a \cdot b + a \cdot b' = a)$	63
4.23	Lista de Materiais	65
4.24	Tabela Verdade $((a + b)')$	69
4.25	Tabela Verdade $(a' \cdot b')$	70
4.26	Tabela Verdade $((a \cdot b)')$	71
4.27	Tabela Verdade $(a' + b')$	72
4.28	Tabela Verdade	75
4.29	Lista de Materiais da Pratica 10	77
4.30	Tabela Verdade	80
4.31	Lista de Materiais da Prática 11	83

# Capítulo 1

## Introdução

A cada dia que passa, vemos o desenvolvimento tecnológico de sistemas computacionais e dispositivos eletrônicos produzir equipamentos com capacidades de processamento e armazenamento sem precedentes. Isso tem permitido lidar com problemas cada vez maiores em dispositivos que cabem na palma da mão. Por exemplo, hoje é possível controlar um sistema de irrigação residencial ou de uma fazenda a partir de um simples *smartphone* [1].

Embora não pareça evidente a primeira vista, por trás desses avanços sempre está a Matemática, indispensável na modelagem de processos em geral. Ela entra em cena desde o momento do projeto de um *hardware*, na especificação de sistemas numéricos binários e hexadecimais e suas operações aritméticas, até a implementação de jogos de computador, onde efeitos de iluminação e o movimento das ondas em um oceano são modelados por sistemas de equações diferenciais.

Qualquer que seja o ramo da tecnologia, certamente ele se beneficiou de uma das mais simples ferramentas da matemática, a *álgebra de Boole* ou *álgebra booleana*. Ela tem sido fundamental, por exemplo, para o desenvolvimento de circuitos eletrônicos, linguagens de programação e bancos de dados modernos [2].

Apesar de sua importância e simplicidade, a álgebra de Boole não é considerada pela Base Nacional Comum Curricular (BNCC) [3]. Embora a BNCC não faça referência explícita a esse conteúdo, a segunda competência geral da educação básica ali prevista é capacitar o aluno a conduzir investigações com embasamento científico para resolver problemas, criando soluções tecnológicas, quando oportuno. Isso está alinhado com o Artigo 26º da Lei de Diretrizes e Bases da Educação Nacional (LDB) [4], o qual concede autonomia aos sistemas e instituições de ensino da educação básica para complementar o currículo com conteúdo diversificado que obedeça a características sociais, culturais e econômicas do ambiente onde estão inseridos.

A álgebra booleana está estreitamente relacionada com a *lógica matemática*. Por isso, naturalmente o estudo de lógica também não está previsto nos Parâmetros

Curriculares Nacionais para o Ensino Médio (PCNEM) [5]. De fato, as expressões da lógica matemática são combinações de operações booleanas.

Durante o cotidiano do trabalho docente, não é raro vivenciar situações onde a falta de domínio da lógica matemática dificulta o aprendizado de disciplinas de diversas áreas, tais como português, filosofia, biologia e química, além da própria matemática. Por esse motivo, muitos autores como [6, 7, 8, 9, 10] tem defendido o ensino de lógica matemática durante a educação básica. Eles argumentam, por exemplo, que a lógica apesar de seu uso frequente na matemática ainda apresenta uma lacuna no ensino-aprendizado. Defendem a importância da lógica para o entendimento de outras disciplinas e apresentam material de apoio para abordar a lógica no ensino médio.

É senso comum o fato de que o ensino tradicional de matemática, consistindo da apresentação de conceitos fundamentais, seguida de exemplos e aplicações, não contempla os diversos estilos de aprendizagem dos estudantes de hoje, além de não deixar clara a relação entre a matemática e problemas reais do cotidiano. Visando contornar essa deficiência, é comum a adoção de aulas práticas, realizadas em laboratórios. Elas estimulam a autonomia, o trabalho em grupo e a habilidade de resolver problemas. O uso de aulas práticas em laboratório é uma alternativa promissora para consolidar o aprendizado dos alunos sobre conceitos vistos em sala de aula, muito comum em disciplinas como química e biologia. Já na matemática, seu uso ainda não é tão frequente, embora as oportunidades sejam muitas.

Segundo Polanyi [11], o *conhecimento implícito* é aquele não passível de estruturação, codificação, publicação ou transmissão de pessoa a pessoa. Ele é o oposto do *conhecimento explícito*, o qual pode ser sistematicamente codificado e transmitido. Baseando-se nessas duas classes de conhecimento, são definidos dois fluxos de aprendizagem [12]. A aprendizagem *bottom-up* é aquela na qual o conhecimento implícito é adquirido inicialmente, sem a formalização dos conceitos envolvidos. As definições, regras, propriedades e demais resultados são apresentados posteriormente, visando a aquisição do conhecimento explícito. Por outro lado, na aprendizagem *top-down*, os conhecimentos são adquiridos inicialmente sob a forma explícita, partindo das definições até as aplicações e experimentação prática, quando maior parte do conhecimento implícito é absorvido. Esses fluxos não podem ser considerados disjuntos e nem isolados. Eles podem acontecer ao mesmo tempo, durante uma mesma experiência pedagógica, e atuam de modo complementar um ao outro. Obviamente, indivíduos com diferentes perfis cognitivos poderão se beneficiar em diferentes graus a depender da ordem de exposição do conhecimento adotada.

Com base no que foi apresentado até então, fica evidente a importância do ensino de lógica matemática empregando metodologias alternativas. Embora haja diversos autores propondo abordagens práticas para o ensino de matemática – e na área

de Geometria o software GeoGebra merece destaque – estratégias para o ensino de lógica como a encontrada em [13], que utiliza simuladores computacionais de circuitos digitais para o ensino de lógica proposicional, ainda são pouco exploradas.

## 1.1 Objetivos

O presente trabalho visa aplicar a álgebra booleana no ensino médio como meio para promover a aquisição de conhecimentos básicos sobre lógica matemática, empregando práticas de laboratório com circuitos lógicos digitais. Nesse sentido, o método *top-down* (tradicional) para o ensino de lógica será alternado com a abordagem *bottom-up*, estimulando o pensamento científico, investigativo e reflexivo dos alunos, diferentemente de como é apresentado na maioria dos livros didáticos sobre o assunto.

Mais especificamente, pretende-se:

- oferecer uma alternativa de ensino de lógica aplicada, através de uma sequência didática mesclando estratégias *bottom-up* e *top down*;
- utilizar circuitos lógicos digitais para materializar o ensino da lógica matemática;
- fornecer evidências concretas da importância da matemática no desenvolvimento científico e tecnológico, para alunos do ensino médio.

Vale ressaltar que a abordagem aqui proposta difere daquela apresentada por Oliveira [13] pelo fato de que todos os circuitos são efetivamente construídos utilizando placas de ensaio, também conhecidas como matrizes de contato ou *protoboards*.

## 1.2 Organização do trabalho

Este trabalho está estruturado da seguinte forma. No Capítulo 2, são apresentadas as definições de álgebra e funções booleanas, assim como os principais teoremas que facilitam a simplificação de expressões booleanas.

O Capítulo 3 trata das portas lógicas fundamentais para a construção de circuitos lógicos: NOT, AND, OR, NAND, NOR, XOR, XNOR.

Dando seguimento ao trabalho, uma sequência didática envolvendo álgebra booleana e portas lógicas é apresentada no Capítulo 4. Essa sequência está dividida em três módulos, sendo o Módulo 1 dedicado às funções NOT, AND e OR. O Módulo 2 concentra-se em alguns teoremas fundamentais da álgebra booleana e, no último módulo, são abordadas situações-problema envolvendo os conhecimentos adquiridos nos módulos anteriores.

Por fim, no Capítulo 5, são apresentadas algumas considerações finais e sugeridos temas para o prosseguimento de investigações na mesma linha deste trabalho.

# Capítulo 2

## Álgebra Booleana

A álgebra booleana teve seu marco inicial em 1847, quando George Boole publicou o volume intitulado “The Mathematical Analysis of logic” [14]. Em seu trabalho, Boole apresenta a lógica simbólica, uma forma de representar a lógica através de equações algébricas. A seguir, são apresentados conceitos chave da álgebra booleana necessários para a compreensão da presente proposta. O texto apresentado neste capítulo segue de perto as obras de Daghlian [15] e Mendelson [16].

### 2.1 Definição geral

Considere um conjunto não vazio  $B$ . Definimos uma *álgebra booleana* como sendo um sistema algébrico  $(B, +, \cdot)$  que,  $\forall a, b, c \in B$ , satisfaz os axiomas:

**F.** Propriedade do Fechamento

**F.1**  $a + b \in B$

**F.2**  $a \cdot b \in B$

**C.** Propriedade Comutativa

**C.1**  $a + b = b + a$

**C.2**  $a \cdot b = b \cdot a$

**D.** Propriedade Distributiva

**D.1**  $a + (b \cdot c) = (a + b) \cdot (a + c)$

**D.2**  $a \cdot (b + c) = (a \cdot b) + (a \cdot c)$

**N.** Elemento Neutro

**N.1**  $\exists 0 \in B$  tal que  $\forall a \in B, a + 0 = 0 + a = a$

**N.2**  $\exists 1 \in B$  tal que  $\forall a \in B, a \cdot 1 = 1 \cdot a = a$

**Cp.** Complemento

$\forall a \in B, \exists a' \in B$  tal que:

$$\text{Cp.1 } a + a' = 1$$

$$\text{Cp.2 } a \cdot a' = 0$$

Alguns exemplos de álgebras booleanas são dados a seguir.

**Exemplo 1.** *Seja  $A$  um conjunto não vazio e tomemos  $B = P(A)$ . Para  $a, b \in P(A)$  e definindo  $a \cdot b = a \cap b$ ,  $a + b = a \cup b$ ,  $a' = A - a$ ,  $0 = \emptyset$  e  $1 = A$ , temos uma álgebra de boole.*

**Exemplo 2.** *A álgebra booleana e talvez uma das mais importantes em aplicações, é composta por dois elementos distintos, denotados por  $0$  e  $1$ :  $B = \{0, 1\}$  e as operações  $(\cdot)$ ,  $(+)$  e  $(')$  são dadas por  $0 \cdot 0 = 0$ ,  $0 \cdot 1 = 0$ ,  $1 \cdot 0 = 0$ ,  $1 \cdot 1 = 1$ ,  $0 + 0 = 0$ ,  $0 + 1 = 1$ ,  $1 + 0 = 1$ ,  $1 + 1 = 1$ ,  $0' = 1$ ,  $1' = 0$ .*

## 2.2 Alguns resultados fundamentais

A partir dos axiomas que definem o sistema booleano, é possível obter diversas propriedades relativas as suas operações. Vejamos algumas delas que facilitarão a simplificação de expressões booleanas, isto é, a obtenção de expressões mais curtas a partir de uma expressão fixa de entrada.

A primeira propriedade que demonstraremos é conhecida como *idempotência*. Ela permite que as operações booleanas sejam aplicadas repetidamente sem alterar o valor do resultado obtido após a primeira aplicação.

**Teorema 1** (Idempotência).  $a + a = a$  e  $a \cdot a = a, \forall a \in B$ .

*Demonstração.*

$$a + a = (a + a) \cdot 1 \quad (\text{N.2})$$

$$= (a + a) \cdot (a + a') \quad (\text{Cp.1})$$

$$= a + (a \cdot a') \quad (\text{D.1})$$

$$= a + 0 \quad (\text{Cp.2})$$

$$= a \quad (\text{N.1})$$

Analogamente, temos:

$$\begin{aligned} a \cdot a &= (a \cdot a) + 0 && \text{(N.1)} \\ &= (a \cdot a) + (a \cdot a') && \text{(Cp.2)} \\ &= a \cdot (a + a') && \text{(D.2)} \\ &= a \cdot 1 && \text{(Cp.1)} \\ &= a && \text{(N.2)} \end{aligned}$$

□

A próxima propriedade caracteriza tanto o comportamento da soma quando aplicada ao elemento neutro do produto, quanto o comportamento do produto quando aplicado ao elemento neutro da soma.

**Teorema 2.**  $a + 1 = 1$  e  $a \cdot 0 = 0, \forall a \in B$ .

*Demonstração.*

$$\begin{aligned} a + 1 &= (a + 1) \cdot 1 && \text{(N.2)} \\ &= (a + 1) \cdot (a + a') && \text{(Cp.1)} \\ &= a + (1 \cdot a') && \text{(D.1)} \\ &= a + a' && \text{(N.2)} \\ &= 1 && \text{(Cp.1)} \end{aligned}$$

Analogamente, temos:

$$\begin{aligned} a \cdot 0 &= (a \cdot 0) + 0 && \text{(N.1)} \\ &= (a \cdot 0) + (a \cdot a') && \text{(Cp.2)} \\ &= a \cdot (0 + a') && \text{(D.2)} \\ &= a \cdot a' && \text{(N.1)} \\ &= 0 && \text{(Cp.2)} \end{aligned}$$

□

O resultado a seguir, conhecido como *lei de absorção*, é um bom exemplo de como podemos simplificar expressões booleanas. Nele, uma expressão com três operandos resulta em outra constituída por uma única variável. Nesse caso, diz-se que as operações  $+$  e  $\cdot$  estão ligadas pela lei de absorção.

**Teorema 3** (Lei da Absorção).  $a + (a \cdot b) = a$  e  $a \cdot (a + b) = a, \forall a, b \in B$

*Demonstração.*

$$\begin{aligned} a + (a \cdot b) &= (a \cdot 1) + (a \cdot b) && \text{(N.2)} \\ &= a \cdot (1 + b) && \text{(D.2)} \\ &= a \cdot 1 && \text{(Teorema 2)} \\ &= a && \text{(N.2)} \end{aligned}$$

Analogamente, temos:

$$\begin{aligned} a \cdot (a + b) &= (a + 0) \cdot (a + b) && \text{(N.1)} \\ &= a + (0 \cdot b) && \text{(D.1)} \\ &= a + 0 && \text{(Teorema 2)} \\ &= a && \text{(N.1)} \end{aligned}$$

□

O Teorema 4 é resultado direto da aplicação da distributividade. Muitas vezes, ele é aplicado na ordem inversa, por exemplo, quando escrevemos  $a \cdot b$  como  $a \cdot (a' + b)$ . Isso será usado no Teorema 5, a seguir.

**Teorema 4.**  $a + (a' \cdot b) = a + b$  e  $a \cdot (a' + b) = a \cdot b$

*Demonstração.* Para  $a + (a' \cdot b) = a + b$ , temos que:

$$\begin{aligned} a + (a' \cdot b) &= (a + a') \cdot (a + b) && \text{(D.1)} \\ &= 1 \cdot (a + b) && \text{(Cp.1)} \\ &= a + b && \text{(N.2)} \end{aligned}$$

Para  $a \cdot (a' + b) = a \cdot b$ , temos:

$$\begin{aligned} a \cdot (a' + b) &= a \cdot a' + a \cdot b && \text{(D.2)} \\ &= 1 + a \cdot b && \text{(Cp.2)} \\ &= a \cdot b && \text{(N.1)} \end{aligned}$$

□

De modo geral, em sistemas algébricos arbitrários, o complemento de um elemento não necessita ser único. Felizmente, em álgebras booleanas, teremos a unicidade garantida.

**Teorema 5** (Unicidade do complemento). *O complemento de cada elemento  $a$  de uma álgebra booleana, denotado por  $a'$ , é único.*

*Demonstração.* Temos a existência estabelecida pelo Axioma (Cp). Vejamos agora como proceder para demonstrar a unicidade.

Suponhamos que  $x$  e  $y$  sejam complementos de  $a$ . Assim, temos que:

$$\begin{aligned}x &= x \cdot 1 && \text{(N.2)} \\&= x \cdot (a + y) && \text{(Cp.1)} \\&= x \cdot a + x \cdot y && \text{(D.2)} \\&= 0 + x \cdot y && \text{(Cp.2)} \\&= a \cdot y + x \cdot y && \text{(Cp.2)} \\&= y \cdot a + y \cdot x && \text{(C.2)} \\&= y \cdot (a + x) && \text{(D.2)} \\&= y \cdot 1 && \text{(Cp.1)} \\&= y && \text{(N.2)}\end{aligned}$$

□

Na literatura, é comum apresentar a propriedade da *associatividade* como parte dos axiomas de álgebras de Boole. Na abordagem adotada aqui, ela será deduzida a partir dos axiomas.

**Teorema 6.** *Os operadores  $+$  e  $\cdot$  são associativos.*

*Demonstração.* Devemos mostrar que:  $(a + b) + c = a + (b + c)$  e  $(a \cdot b) \cdot c = a \cdot (b \cdot c)$ .

De fato, temos:

$$\begin{aligned}
 (a + b) + c &= ((a + b) + c) \cdot 1 && \text{(N.2)} \\
 &= ((a + b) + c) \cdot (a + a') && \text{(Cp.1)} \\
 &= (((a + b) + c) \cdot a) + (((a + b) + c) \cdot a') && \text{(D.2)} \\
 &= (a \cdot ((a + b) + c)) + (a' \cdot ((a + b) + c)) && \text{(C.2)} \\
 &= ((a \cdot (a + b)) + (a \cdot c)) + ((a' \cdot (a + b)) + (a' \cdot c)) && \text{(D.2)} \\
 &= (a + (a \cdot c)) + ((a' \cdot (a + b)) + (a' \cdot c)) && \text{(Teorema 3)} \\
 &= (a + (a \cdot c)) + (((a' \cdot a) + (a' \cdot b)) + (a' \cdot c)) && \text{(D.2)} \\
 &= a + (((a' \cdot a) + (a' \cdot b)) + (a' \cdot c)) && \text{(Teorema 3)} \\
 &= a + ((0 + (a' \cdot b)) + (a' \cdot c)) && \text{(Cp.2)} \\
 &= a + ((a' \cdot b) + (a' \cdot c)) && \text{(N.1)} \\
 &= a + (a' \cdot (b + c)) && \text{(D.2)} \\
 &= a + (b + c) && \text{(Teorema 4)}
 \end{aligned}$$

Procedendo de modo análogo com a operação  $\cdot$ , temos:

$$\begin{aligned}
 (a \cdot b) \cdot c &= ((a \cdot b) \cdot c) + 0 && \text{(N.1)} \\
 &= ((a \cdot b) \cdot c) + (a \cdot a') && \text{(Cp.2)} \\
 &= (((a \cdot b) \cdot c) + a) \cdot (((a \cdot b) \cdot c) + a') && \text{(D.1)} \\
 &= (a + ((a \cdot b) \cdot c)) \cdot (a' + ((a \cdot b) \cdot c)) && \text{(C.1)} \\
 &= ((a + (a \cdot b)) \cdot (a + c)) \cdot ((a' + (a \cdot b)) \cdot (a' + c)) && \text{(D.1)} \\
 &= (a \cdot (a + c)) \cdot ((a' + (a \cdot b)) \cdot (a' + c)) && \text{(Teorema 3)} \\
 &= (a \cdot (a + c)) \cdot (((a' + a) \cdot (a' + b)) \cdot (a' + c)) && \text{(D.1)} \\
 &= a \cdot (((a' + a) \cdot (a' + b)) \cdot (a' + c)) && \text{(Teorema 3)} \\
 &= a \cdot ((1 \cdot (a' + b)) \cdot (a' + c)) && \text{(Cp.1)} \\
 &= a \cdot ((a' + b) \cdot (a' + c)) && \text{(N.2)} \\
 &= a \cdot (a' + (b \cdot c)) && \text{(D.1)} \\
 &= a \cdot (b \cdot c) && \text{(Teorema 4)}
 \end{aligned}$$

□

Quando uma operação  $f$  satisfaz  $f(f(a)) = a$ , dizemos que ela é uma *involução*. A operação de complemento em álgebras booleanas pertence a essa classe de operações.

**Teorema 7.**  $(a')' = a$ .

*Demonstração.* Seja  $a'$  o complemento de  $a$ . Então, por (Cp), temos que  $a + a' = 1$  e  $a \cdot a' = 0$ . Pela comutatividade (C), temos que  $a' + a = 1$  e  $a' \cdot a = 0$ , onde essas equações, nos dizem por (Cp) que  $a$  é o complemento de  $a'$ . Portanto,  $a = (a')'$ .  $\square$

O próximo teorema é semelhante àquele da lei de absorção (Teorema 3). Agora, a aplicação da distributividade no sentido inverso nos permite enunciar o seguinte resultado.

**Teorema 8.**  $(a \cdot b) + (a \cdot b') = a$  e  $(a + b) \cdot (a + b') = a$ .

*Demonstração.* Note que,

$$\begin{aligned} a \cdot b + a \cdot b' &= a \cdot (b + b') && \text{(D.2)} \\ &= a \cdot 1 && \text{(Cp.1)} \\ &= a && \text{(N.2)} \end{aligned}$$

Veja também que,

$$\begin{aligned} (a + b) \cdot (a + b') &= a + (b \cdot b') && \text{(D.1)} \\ &= a + 0 && \text{(Cp.2)} \\ &= a && \text{(N.1)} \end{aligned}$$

$\square$

Uma álgebra booleana pode ser vista como um caso particular de uma álgebra de De Morgan que satisfaz os axiomas do complemento. Esses axiomas nos auxiliam na demonstração das famosas *leis de De Morgan*, apresentadas a seguir.

**Teorema 9** (De Morgan).  $(a \cdot b)' = a' + b'$  e  $(a + b)' = a' \cdot b'$ ,  $\forall a, b \in B$ .

*Demonstração.* Note que, por um lado, temos:

$$\begin{aligned} (a \cdot b) + (a' + b') &= (a' + b') + (a \cdot b) && \text{(C.1)} \\ &= ((a' + b') + a) \cdot ((a' + b') + b) && \text{(D.1)} \\ &= ((b' + a') + a) \cdot ((a' + b') + b) && \text{(C.1)} \\ &= (b' + (a' + a)) \cdot (a' + (b' + b)) && \text{(Teorema 6)} \\ &= (b' + (a + a')) \cdot (a' + (b + b')) && \text{(C.1)} \\ &= (b' + 1) \cdot (a' + 1) && \text{(Cp.1)} \\ &= 1 \cdot 1 && \text{(Teorema 2)} \\ &= 1 && \text{(Teorema 1)} \end{aligned}$$

Por outro lado, veja também que:

$$\begin{aligned}
(a \cdot b) \cdot (a' + b') &= ((a \cdot b) \cdot a') + ((a \cdot b) \cdot b') && \text{(D.2)} \\
&= ((b \cdot a) \cdot a') + ((a \cdot b) \cdot b') && \text{(C.2)} \\
&= (b \cdot (a \cdot a')) + (a \cdot (b \cdot b')) && \text{(Teorema 6)} \\
&= (b \cdot 0) + (a \cdot 0) && \text{(Cp.2)} \\
&= 0 + 0 && \text{(Teorema 2)} \\
&= 0 && \text{(Teorema 1)}
\end{aligned}$$

Então, pelo Axioma (Cp), concluimos que  $(a' + b')$  é o complemento de  $(a \cdot b)$ . Logo,  $(a \cdot b)' = a' + b'$ .

De maneira similar, temos que:

$$\begin{aligned}
(a + b) + (a' \cdot b') &= ((a + b) + a') \cdot ((a + b) + b') && \text{(D.1)} \\
&= ((b + a) + a') \cdot ((a + b) + b') && \text{(C.1)} \\
&= (b + (a + a')) \cdot (a + (b + b')) && \text{(Teorema 6)} \\
&= (b + 1) \cdot (a + 1) && \text{(Cp.1)} \\
&= 1 \cdot 1 && \text{(Teorema 2)} \\
&= 1 && \text{(Teorema 1)}
\end{aligned}$$

e

$$\begin{aligned}
(a + b) \cdot (a' \cdot b') &= (a' \cdot b') \cdot (a + b) && \text{(C.2)} \\
&= ((a' \cdot b') \cdot a) + ((a' \cdot b') \cdot b) && \text{(D.2)} \\
&= ((b' \cdot a') \cdot a) + ((a' \cdot b') \cdot b) && \text{(C.2)} \\
&= (b' \cdot (a' \cdot a)) + (a' \cdot (b' \cdot b)) && \text{(Teorema 6)} \\
&= (b' \cdot (a \cdot a')) + (a' \cdot (b \cdot b')) && \text{(C.2)} \\
&= (b' \cdot 0) + (a' \cdot 0) && \text{(Cp.2)} \\
&= 0 \cdot 0 && \text{(Teorema 2)} \\
&= 0 && \text{(Teorema 1)}
\end{aligned}$$

de onde podemos concluir, pelo Axioma (Cp), que  $(a' \cdot b')$  é o complemento de  $(a + b)$ . Logo,  $(a + b)' = a' \cdot b'$ .  $\square$

O resultado a seguir é uma aplicação de algumas das propriedades obtidas até então. Ele ilustra bem quanto esforço pode ser exigido em um processo de simplificação de expressões booleanas e como isso pode ser facilitado pelos resultados apresentados até então.

**Teorema 10.**  $(a + b) \cdot (a' + c) = a \cdot c + a' \cdot b$

*Demonstração.*

$$\begin{aligned}
(a + b) \cdot (a' + c) &= (a + b) \cdot a' + (a + b) \cdot c && \text{(D.2)} \\
&= a' \cdot (a + b) + c \cdot (a + b) && \text{(C.2)} \\
&= a' \cdot a + a' \cdot b + c \cdot a + c \cdot b && \text{(D.2)} \\
&= a \cdot a' + a' \cdot b + a \cdot c + b \cdot c && \text{(C.2)} \\
&= 0 + a' \cdot b + a \cdot c + b \cdot c && \text{(Cp.2)} \\
&= a' \cdot b + a \cdot c + b \cdot c && \text{(N.1)} \\
&= a' \cdot b + a \cdot c + (b \cdot c) \cdot 1 && \text{(N.2)} \\
&= a' \cdot b + a \cdot c + (b \cdot c) \cdot (a + a') && \text{(Cp.1)} \\
&= a' \cdot b + a \cdot c + (b \cdot c) \cdot a + (b \cdot c) \cdot a' && \text{(D.2)} \\
&= a' \cdot b + a \cdot c + a \cdot (b \cdot c) + a' \cdot (b \cdot c) && \text{(C.2)} \\
&= a' \cdot b + a \cdot c + a \cdot b \cdot c + a' \cdot b \cdot c && \text{(Teorema 6)} \\
&= a' \cdot b + a \cdot c + a \cdot c \cdot b + a' \cdot b \cdot c && \text{(C.2)} \\
&= (a' \cdot b) \cdot 1 + (a \cdot c) \cdot 1 + a \cdot c \cdot b + a' \cdot b \cdot c && \text{(N.2)} \\
&= a' \cdot b \cdot (1 + c) + a \cdot c \cdot (1 + b) && \text{(D.2)} \\
&= a' \cdot b \cdot 1 + a \cdot c \cdot 1 && \text{(Teorema 2)} \\
&= a' \cdot b + a \cdot c && \text{(N.2)} \\
&= a \cdot c + a' \cdot b && \text{(C.1)}
\end{aligned}$$

□

## 2.3 Funções Booleanas

Assim como na álgebra elementar, é possível definir funções na álgebra de Boole, denominadas *funções booleanas*.

Dado um conjunto não vazio  $B$  e uma álgebra booleana  $(B, +, \cdot)$  sobre ele definida, uma função booleana a  $n$  variáveis é qualquer aplicação  $f$  que leva elementos de  $B^n$  em elementos de  $B$ .

Seguem alguns exemplos de funções booleanas:

- (a)  $f: B \rightarrow B$  definida por  $f(x) = x'$ .
- (b)  $f: B^3 \rightarrow B$  cujo valor é constante e igual a zero sempre que  $x$  possuir duas coordenadas nulas.
- (c)  $f: B^2 \rightarrow B$  com  $f(x, y) = axy + x'y'$ , onde  $a \in B$  é uma constante.

Toda função booleana pode ser construída a partir da utilização de um número finito de constantes e projeções combinadas com as operações  $+$ ,  $\cdot$  e  $'$ . Por isso, devem valer as seguintes condições:

1. Se  $f$  é tal que  $f(x_1, \dots, x_n) = a$ , para algum  $a \in B$ , então  $f$  é uma função booleana, denominada *constante*.
2. Se  $f$  é tal que  $f(x_1, \dots, x_n) = x_i$  para algum  $i \in \{1, 2, \dots, n\}$ , então  $f$  é uma função booleana, denominada *projeção*.
3. Se  $f$  é uma função booleana e  $g$  é definida por  $g(x_1, \dots, x_n) = (f(x_1, \dots, x_n))'$ , então  $g$  é uma função booleana.
4. Se  $f$  e  $g$  são funções booleanas, então as funções  $h$  e  $k$  definidas por:

$$\begin{aligned} h(x_1, \dots, x_n) &= f(x_1, \dots, x_n) + g(x_1, \dots, x_n), \\ k(x_1, \dots, x_n) &= f(x_1, \dots, x_n) \cdot g(x_1, \dots, x_n), \end{aligned}$$

são funções booleanas.

### 2.3.1 Representação de Funções Booleanas

Toda função booleana a  $n$  variáveis fica determinada de modo único por um vetor cujas componentes são os resultados da função quando aplicada a cada uma das  $2^n$  combinações de entradas possíveis. No entanto, uma mesma função booleana pode assumir várias expressões distintas, como ilustrado a seguir.

**Exemplo 3.** *As três expressões abaixo representam uma mesma função booleana de  $B^2$  em  $B$  nas variáveis  $x$  e  $y$ .*

$$\begin{aligned} z_1 &= x \\ z_2 &= x + x \cdot y' \\ z_3 &= x \cdot y + x \cdot y' \end{aligned}$$

Com efeito, para  $f(x, y) = z_1$ , temos:

$$\begin{aligned} f(x, y) &= x, \\ f(0, 0) &= 0, \\ f(0, 1) &= 0, \\ f(1, 0) &= 1, \\ f(1, 1) &= 1. \end{aligned}$$

Já para  $f(x, y) = z_2$  o resultado é:

$$\begin{aligned}f(x, y) &= x + x \cdot y', \\f(0, 0) &= 0 + 0 \cdot 0' = 0 + 0 \cdot 1 = 0 + 0 = 0, \\f(0, 1) &= 0 + 0 \cdot 1' = 0 + 0 \cdot 0 = 0 + 0 = 0, \\f(1, 0) &= 1 + 1 \cdot 0' = 1 + 1 \cdot 1 = 1 + 1 = 1, \\f(1, 1) &= 1 + 1 \cdot 1' = 1 + 1 \cdot 0 = 1 + 1 = 1.\end{aligned}$$

Por fim, tomando  $f(x, y) = z_3$ , temos:

$$\begin{aligned}f(x, y) &= x \cdot y + x \cdot y', \\f(0, 0) &= 0 \cdot 0 + 0 \cdot 0' = 0 \cdot 0 + 0 \cdot 1 = 0 + 0 = 0, \\f(0, 1) &= 0 \cdot 1 + 0 \cdot 1' = 0 \cdot 1 + 0 \cdot 0 = 0 + 0 = 0, \\f(1, 0) &= 1 \cdot 0 + 0 \cdot 0' = 1 \cdot 0 + 1 \cdot 1 = 0 + 1 = 1, \\f(1, 1) &= 1 \cdot 1 + 1 \cdot 1' = 1 \cdot 1 + 1 \cdot 0 = 1 + 0 = 1.\end{aligned}$$

De fato, observe que o mesmo vetor de valores  $(0, 0, 1, 1)$  foi obtido por todas as três expressões utilizadas para  $f$ .

Essa flexibilidade da representação algébrica, em muitas situações, pode dificultar a identificação da melhor expressão a ser utilizada. A *forma normal* é uma alternativa bastante conhecida para se obter uma representação única. Diz-se que uma função booleana a  $n$  variáveis está na forma normal ou forma normal canônica quando esta envolve todas as suas variáveis ou seus complementos. Quando a forma normal consiste de uma disjunção de conjunções, ela é denominada *forma normal disjuntiva* (FND). Defini-se de modo análogo a *forma normal conjuntiva* (FNC), constituída de uma conjunção de disjunções. Tradicionalmente, funções booleanas sob a FND são preferencialmente utilizadas em lógica de circuitos.

### Forma Normal Disjuntiva (FND)

Também conhecida como *soma dos termos*, a forma normal disjuntiva de uma função booleana  $f$  a  $n$  variáveis  $x_1, x_2, \dots, x_n$  pode ser escrita como:

$$f(x_1, \dots, x_n) = \sum f(\alpha_1, \dots, \alpha_n) x_1^{\alpha_1} \dots x_n^{\alpha_n} \quad (2.1)$$

onde  $\alpha_i$  vale 0 ou 1 e  $x_i^{\alpha_i}$  tem como resultado  $x_i$  ou  $x_i'$  quando  $\alpha_i$  assume 1 ou 0, respectivamente. Cada uma das parcelas na FND é denominada de *minitermo*.

**Exemplo 4.** Se  $f$  é uma função booleana de duas variáveis, então, para todos os valores de  $x$  e  $y$ ,  $F(x, y) := f(1, 1) \cdot xy + f(1, 0) \cdot xy' + f(0, 1) \cdot x'y + f(0, 0) \cdot x'y'$  é sua FND. Com efeito, analisemos as possíveis formas de  $f$ .

**1º caso:**

$f$  é uma função constante,  $f(x, y) = a$ . Nesse caso,

$$\begin{aligned}
 F(x, y) &= a \cdot xy + a \cdot xy' + a \cdot x'y + a \cdot x'y' \\
 &= a \cdot (xy + xy' + x'y + x'y') \\
 &= a \cdot (x \cdot (y + y') + x' \cdot (y + y')) \\
 &= a \cdot (x \cdot 1 + x' \cdot 1) \\
 &= a \cdot (x + x') \\
 &= a \cdot 1 \\
 &= a
 \end{aligned}$$

**2º caso:**

$f$  é uma função projeção,  $f(x, y) = x$ . Temos que:

$$\begin{aligned}
 F(x, y) &= 1 \cdot xy + 1xy' + 0 \cdot x'y + 0 \cdot x'y' \\
 &= xy + xy' \\
 &= x \cdot (y + y') \\
 &= x \cdot 1 \\
 &= x
 \end{aligned}$$

**3º caso:**

Supondo que a representação é válida para  $f$  e tomando  $g(x, y) = (f(x, y))'$ , temos:

$$\begin{aligned}
 g(x, y) &= (F(x, y))' \\
 &= (f(1, 1) \cdot xy + f(1, 0) \cdot xy' + f(0, 1) \cdot x'y + f(0, 0) \cdot x'y')' \\
 &= (f(1, 1) \cdot xy)' \cdot (f(1, 0) \cdot xy')' \cdot (f(0, 1) \cdot x'y)' \cdot (f(0, 0) \cdot x'y')' \\
 &= ((f(1, 1))' + x' + y') \cdot ((f(1, 0))' + x' + y) \cdot ((f(0, 1))' + x + y') \\
 &\quad \cdot ((f(0, 0))' + x + y).
 \end{aligned}$$

Expandindo o primeiro e o último produto, ficamos com:

$$g(x, y) = \left[ (f(1, 1))' \cdot (f(1, 0))' + (f(1, 1))' \cdot x' + (f(1, 1))' \cdot y + x' \cdot (f(1, 0))' + x'x' + x'y + y' \cdot (f(1, 0))' + y'x' + y'y \right] \cdot \left[ (f(0, 1))' \cdot (f(0, 0))' + (f(0, 1))' \cdot x + (f(0, 1))' \cdot y + x \cdot (f(0, 0))' + x \cdot x + x \cdot y + y' \cdot (f(0, 0))' + y'x + y'y \right]$$

Reorganizando as parcelas e realizando as devidas simplificações, o resultado será:

$$g(x, y) = \left[ (f(1, 1))' \cdot (f(1, 0))' + (f(1, 1))' \cdot x' + (f(1, 1))' \cdot y + (f(1, 0))' \cdot x' + (f(1, 0))' \cdot y' + x' \right] \cdot \left[ (f(0, 1))' \cdot (f(0, 0))' + (f(0, 1))' \cdot x + (f(0, 1))' \cdot y + (f(0, 0))' \cdot x + (f(0, 0))' \cdot y' + x \right]$$

Agora, expandimos o produto entre os pares de colchetes:

$$\begin{aligned} g(x, y) = & (f(1, 1))' \cdot (f(1, 0))' \cdot (f(0, 1))' \cdot (f(0, 0))' + (f(1, 1))' \cdot (f(1, 0))' \cdot \\ & (f(0, 1))' \cdot x + (f(1, 1))' \cdot (f(1, 0))' \cdot (f(0, 1))' \cdot y + (f(1, 1))' \cdot (f(1, 0))' \cdot \\ & (f(0, 0))' \cdot x + (f(1, 1))' \cdot (f(1, 0))' \cdot (f(0, 0))' \cdot y' + (f(1, 1))' \cdot (f(1, 0))' \cdot \\ & x + (f(1, 1))' \cdot (f(0, 1))' \cdot (f(0, 0))' \cdot x' + (f(1, 1))' \cdot (f(0, 1))' \cdot x'y + \\ & (f(1, 1))' \cdot (f(0, 0))' \cdot x'y' + (f(1, 1))' \cdot (f(0, 1))' \cdot (f(0, 0))' \cdot y + \\ & (f(1, 1))' \cdot (f(0, 1))' \cdot xy + (f(1, 1))' \cdot (f(0, 1))' \cdot yy + (f(1, 1))' \cdot \\ & (f(0, 0))' \cdot xy + (f(1, 1))' \cdot xy + (f(1, 0))' \cdot (f(0, 1))' \cdot (f(0, 0))' \cdot x' + \\ & (f(1, 0))' \cdot (f(0, 1))' \cdot x'y + (f(1, 0))' \cdot (f(0, 0))' \cdot x'y' + (f(1, 0))' \cdot \\ & (f(0, 1))' \cdot (f(0, 0))' \cdot y' + (f(1, 0))' \cdot (f(0, 1))' \cdot xy' + (f(1, 0))' \cdot \\ & (f(0, 0))' \cdot xy' + (f(1, 0))' \cdot xy' + (f(1, 0))' \cdot (f(0, 0))' \cdot x' + (f(0, 1))' \cdot \\ & x'y + (f(0, 0))' \cdot x'y' \end{aligned}$$

Após algumas manipulações algébricas, obtemos:

$$\begin{aligned} g(x, y) = & (f(1, 1))' \cdot xy \cdot 1 + (f(1, 0))' \cdot xy' \cdot 1 + (f(0, 1))' \cdot x'y \cdot 1 + (f(0, 0))' \cdot x'y' \cdot 1 \\ = & (f(1, 1))' \cdot xy + (f(1, 0))' \cdot xy' + (f(0, 1))' \cdot x'y + (f(0, 0))' \cdot x'y' \\ = & g(1, 1) \cdot xy + g(1, 0) \cdot xy' + g(0, 1) \cdot x'y + g(0, 0) \cdot x'y' \end{aligned}$$

**4º caso:**

Suponha agora que a representação  $F$  é válida para duas funções booleanas  $f$  e  $g$ .

Iremos mostrar que  $F$  permanece válida para  $h(x, y) = f(x, y) + g(x, y)$ . Com efeito,

$$\begin{aligned}
 h(x, y) &= f(1, 1) \cdot xy + f(1, 0) \cdot xy' + f(0, 1) \cdot x'y + f(0, 0) \cdot x'y' + \\
 &\quad g(1, 1) \cdot xy + g(1, 0) \cdot xy' + g(0, 1) \cdot x'y + g(0, 0) \cdot x'y' \\
 &= (f(1, 1) + g(1, 1)) \cdot xy + (f(1, 0) + g(1, 0)) \cdot xy' + (f(0, 1) + g(0, 1)) \cdot x'y + \\
 &\quad (f(0, 0) + g(0, 0)) \cdot x'y' \\
 &= h(1, 1) \cdot xy + h(1, 0) \cdot xy' + h(0, 1) \cdot x'y + h(0, 0) \cdot x'y'
 \end{aligned}$$

### 5º caso:

Por fim, suponha  $F$  válida para  $f$  e  $g$ , ambas funções booleanas. Verificaremos se essa representação permanece válida para a função  $k(x, y) = f(x, y) \cdot g(x, y)$ . De fato,

$$\begin{aligned}
 k(x, y) &= f(x, y) \cdot g(x, y) \\
 k(x, y) &= \left[ f(1, 1) \cdot xy + f(1, 0) \cdot xy' + f(0, 1) \cdot x'y + f(0, 0) \cdot x'y' \right] \cdot \left[ g(1, 1) \cdot \right. \\
 &\quad \left. xy + g(1, 0) \cdot xy' + g(0, 1) \cdot x'y + g(0, 0) \cdot x'y' \right] \\
 &= f(1, 1) \cdot xy \cdot g(1, 1) \cdot xy + f(1, 1) \cdot xy \cdot g(1, 0) \cdot xy' + f(1, 1) \cdot xy \cdot g(0, 1) \cdot \\
 &\quad x'y + f(1, 1) \cdot xy \cdot g(0, 0) \cdot x'y' + f(1, 0) \cdot xy' \cdot g(1, 1) \cdot xy + f(1, 0) \cdot xy' \cdot \\
 &\quad g(1, 0) \cdot xy' + f(1, 0) \cdot xy' \cdot g(0, 1) \cdot x'y + f(1, 0) \cdot xy' \cdot g(0, 0) \cdot x'y' + \\
 &\quad f(0, 1) \cdot x'y \cdot g(1, 1) \cdot xy + f(0, 1) \cdot x'y \cdot g(1, 0) \cdot xy' + f(0, 1) \cdot x'y \cdot \\
 &\quad g(0, 1) \cdot x'y + f(0, 1) \cdot x'y \cdot g(0, 0) \cdot x'y' + f(0, 0) \cdot x'y' \cdot g(1, 1) \cdot xy + \\
 &\quad f(0, 0) \cdot x'y' \cdot g(1, 0) \cdot xy' + f(0, 0) \cdot x'y' \cdot g(0, 1) \cdot x'y + f(0, 0) \cdot x'y' \cdot \\
 &\quad g(0, 0) \cdot x'y' \\
 &= f(1, 1) \cdot g(1, 1) \cdot xy + 0 + f(1, 0) \cdot g(1, 0) \cdot xy' + 0 + f(0, 1) \cdot g(0, 1) \cdot \\
 &\quad x'y + 0 + f(0, 0) \cdot g(0, 0) \cdot x'y' \\
 &= k(1, 1) \cdot xy + k(1, 0) \cdot xy' + k(0, 1) \cdot x'y + k(0, 0) \cdot x'y'
 \end{aligned}$$

### Tabela Verdade

Como apresentado anteriormente, dada uma álgebra de boole, as funções booleanas sobre ela definidas podem ser representadas pela forma canônica  $f(x_1, \dots, x_n) = \sum f(\alpha_1, \dots, \alpha_n) \cdot x_1^{\alpha_1} \dots x_n^{\alpha_n}$ . Isso quer dizer então que uma função booleana fica determinada pelos valores que assume em todas as entradas  $(\alpha_1, \dots, \alpha_n) \in B^n$  possíveis. Dessa forma, toda função booleana pode ser representada por intermédio de uma tabela, conhecida como *tabela verdade*.

Uma tabela verdade pode ser vista como um conjunto de linhas nas quais colocamos todos os vetores  $(x_1, \dots, x_n) \in B^n$ , formados por 0's e 1's, acompanhados

dos respectivos resultados de uma determinada função booleana. Como cada componente  $x_i$  pode assumir dois valores distintos, conclui-se que haverá um total de  $2^n$  linhas.

O procedimento para criação de uma tabela verdade para uma função de  $n$  variáveis em uma álgebra booleana é o seguinte:

1. Monta-se uma tabela com  $n + 1$  colunas e  $2^n$  linhas, sendo:
  - $n$  colunas para as variáveis  $x_1, \dots, x_n$ .
  - uma coluna para o resultado da função.
2. Preenchemos a tabela da esquerda para a direita da seguinte forma:
  - Na primeira coluna, colocamos alternadamente,  $2^1$  grupos com  $2^n/2^1 = 2^{n-1}$  elementos cada, sendo metade formada apenas por 0's e a outra metade constituída de 1's.
  - Na segunda coluna, colocamos  $2^2 = 4$  grupos com  $2^n/2^2 = 2^{n-2}$  elementos cada, sendo metade formada apenas por 0's e a outra metade constituída de 1's, alternando os blocos de 0's e 1's.
  - Segue-se esse padrão até a  $n$ -ésima coluna, onde colocamos  $2^n$  grupos com  $2^n/2^n = 1$  elemento cada, sendo metade formada apenas por 0's e a outra metade constituída de 1's, alternando os blocos de 0's e 1's.
  - Na última coluna, colocamos o resultado da função booleana analisada.

O procedimento de construção recém descrito será ilustrado no exemplo a seguir.

**Exemplo 5.** *Vamos montar a tabela verdade da função booleana  $f(x, y, z) = x \cdot y + x \cdot z + y \cdot z$ . Como essa função possui três variáveis ( $n = 3$ ), sua tabela verdade será constituída de  $n + 1 = 4$  colunas e  $2^n = 2^3 = 8$  linhas. Na primeira coluna, teremos  $2^1 = 2$  grupos alternados de 0's e 1's com  $2^{n-1} = 2^{3-1} = 2^2 = 4$  elementos cada; na segunda coluna, teremos  $2^2 = 4$  grupos alternados de 0's e 1's com  $2^{n-2} = 2^{3-2} = 2$  elementos cada; e na terceira coluna, teremos  $2^3 = 8$  grupos com um único elemento cada.*

Tabela 2.1: Tabela Verdade

$x$	$y$	$z$	$f$	$f(x, y, z) = x \cdot y + x \cdot z + y \cdot z$
1	1	1	1	$f(1, 1, 1) = 1 \cdot 1 + 1 \cdot 1 + 1 \cdot 1 = 1 + 1 + 1 = 1$
1	1	0	1	$f(1, 1, 0) = 1 \cdot 1 + 1 \cdot 0 + 1 \cdot 0 = 1 + 0 + 0 = 1$
1	0	1	1	$f(1, 0, 1) = 1 \cdot 0 + 1 \cdot 1 + 0 \cdot 1 = 1 + 1 + 1 = 1$
1	0	0	0	$f(1, 0, 0) = 1 \cdot 0 + 1 \cdot 0 + 0 \cdot 1 = 0 + 0 + 0 = 0$
0	1	1	1	$f(0, 1, 1) = 0 \cdot 1 + 0 \cdot 1 + 1 \cdot 1 = 0 + 0 + 1 = 1$
0	1	0	0	$f(0, 1, 0) = 0 \cdot 1 + 0 \cdot 0 + 1 \cdot 0 = 0 + 0 + 0 = 0$
0	0	1	0	$f(0, 0, 1) = 0 \cdot 0 + 0 \cdot 1 + 0 \cdot 1 = 0 + 0 + 0 = 0$
0	0	0	0	$f(0, 0, 0) = 0 \cdot 0 + 0 \cdot 0 + 0 \cdot 0 = 0 + 0 + 0 = 0$

Fonte: Autor.

Observe que cada linha da tabela verdade representa uma parcela da forma normal disjuntiva de uma função. Com isso, é possível construir a FND de uma dada função a partir de sua tabela verdade.

**Exemplo 6.** *Considere uma função booleana  $f$  dada pela tabela abaixo:*

Tabela 2.2: Tabela Verdade

$x$	$y$	$f$
1	1	0
1	0	1
0	1	1
0	0	0

Fonte: Autor.

Com isso, sua FND será:

$$\begin{aligned}
 f(x, y) &= f(1, 1) \cdot xy + f(1, 0) \cdot xy' + f(0, 1) \cdot x'y + f(0, 0) \cdot x'y' \\
 &= 0 \cdot xy + 1 \cdot xy' + 1 \cdot x'y + 0 \cdot x'y' \\
 &= xy' + x'y
 \end{aligned}$$

Observe que uma tabela verdade montada como descrito anteriormente define de modo único uma determinada função booleana. Portanto, toda função booleana a  $n$  variáveis fica unicamente definida pelo vetor de seus valores, a coluna mais à direita de sua tabela verdade. Isso nos sugere então um modo de contar todas as funções booleanas. Sendo sua tabela formada por  $2^n$  linhas, teremos  $2^{2^n}$  funções booleanas distintas no total. Com isso, à medida que  $n$  cresce, a quantidade de funções booleanas possíveis aumenta rapidamente, a uma velocidade superior à exponencial. Por exemplo, para  $n = 3$ , temos  $2^{2^3} = 2^8 = 256$  funções booleanas possíveis. Já

para  $n = 4$ , passamos a ter  $2^{2^4} = 2^{16} = 65.536$  funções, o que representa um salto considerável.

# Capítulo 3

## Portas Lógicas

Em 1937, Claude Elwood Shannon iniciou os estudos sobre como utilizar uma álgebra booleana definida pelo sistema algébrico  $(B, +, \cdot)$ , com  $B = \{0, 1\}$ , como ferramenta para conceber e analisar circuitos de relés. Esse trabalho ficou conhecido por estabelecer a álgebra dos interruptores ou de comutação e serviu de base para o surgimento do que conhecemos hoje como *eletrônica digital*.

A eletrônica digital é uma área da eletrônica que utiliza intervalos de tensões elétricas específicos para representar valores binários. Comumente, define-se níveis elevados de tensão como sendo o valor 1 e níveis baixos como sendo o zero.

Na eletrônica digital, são definidos diversos dispositivos básicos que individualmente ou combinados são usados para implementar funções booleanas. Esses dispositivos são conhecidos como *portas lógicas*.

Nesse capítulo, trataremos das portas lógicas NOT, AND, OR, NAND, NOR, XOR e XNOR. Destas, merecem destaque as portas NOT, AND e OR, pois a partir delas é possível implementar todas as demais portas, bem como circuitos mais complexos. Por esse motivo, estas três portas serão denominadas aqui de *portas lógicas fundamentais*.

Vale destacar, que abordaremos exclusivamente portas lógicas com duas entradas, com exceção da porta NOT que possui apenas uma entrada. Além disso, as portas lógicas estão representadas simbolicamente segundo o padrão ANSI/IEEE 91-1984, tradicionalmente utilizado em materiais didáticos.

O texto desse capítulo tem como principais referências as obras de Daghlian [15] e Baranauskas [17].

### 3.1 Porta lógica NOT


A porta NOT é todo circuito eletrônico que implementa a função booleana  $f(x) = x'$ . Ela também é denominada porta inversora, por determinar o complemento dos valores lógicos de entrada.

Tabela 3.1: Tabela verdade da porta NOT.

$x$	$f(x)$
1	0
0	1

Fonte: Autor.

Figura 3.1: Símbolo da porta NOT.



Fonte: Autor.

A Tabela 3.1 contém uma representação da tabela verdade associada à porta NOT.

Seguindo o padrão ANSI, a representação simbólica da porta NOT, onde  $x$  denota a entrada e  $f(x)$  a saída, está apresentada na Figura 3.1. O círculo vazio presente no vértice mais à direita do triângulo indica que ali acontecerá a negação do valor lógico de entrada.

## 3.2 Porta lógica AND.

A porta AND é todo circuito eletrônico que implementa a função booleana  $f(x, y) = x \cdot y$ . Diferentemente da porta NOT, que possui um único argumento de entrada, a porta AND representa uma função de duas variáveis.

Podemos ver em sua tabela verdade que a porta AND tem valor lógico 1 na saída apenas quando os valores lógicos de entrada são ambos iguais a 1. Caso contrário, teremos o valor lógico 0 como resultado.


Na Figura 3.2 temos a representação simbólica da porta AND. Observe que a diferença entre esta e a representação do NOT está na forma geométrica utilizada para realizar a conexão entre os dados de entrada e saída.

Tabela 3.2: Tabela verdade da porta AND.

$x$	$y$	$f(x, y)$
1	1	1
1	0	0
0	1	0
0	0	0

Fonte: Autor.

Figura 3.2: Símbolo da porta AND.



Fonte: Autor.

Tabela 3.3: Tabela verdade da porta OR.

$x$	$y$	$f(x, y)$
1	1	1
1	0	1
0	1	1
0	0	0

Fonte: Autor.

### 3.3 Porta lógica OR

Defini-se a porta OR como sendo qualquer circuito eletrônico que implemente a função booleana de disjunção,  $f(x, y) = x + y$ .


Analisando sua tabela verdade, percebe-se que a porta OR associa o valor lógico 0 à saída apenas quando os valores lógicos de entrada são ambos iguais a 0. Nos demais casos, a porta OR assumirá o valor lógico 1 na saída.

Na Figura 3.3, temos a representação simbólica da porta OR, onde  $x$  e  $y$  são as entradas e  $f(x, y)$  é a saída.

### 3.4 Porta lógica NOR

A porta NOR é todo circuito eletrônico que implementa a negação na função booleana OR, ou seja,  $f(x, y) = (x + y)'$ . Aplicando a Lei De Morgan, obtemos a expressão  $f(x, y) = x' \cdot y'$ . Avaliando  $f$  em todas as  $2^2$  possíveis entradas, utilizando ambas as representações, obtemos:

Figura 3.3: Símbolo da porta OR.




Fonte: Autor.

Tabela 3.4: Tabela verdade da porta NOR.

$x$	$y$	$f(x, y)$
1	1	0
1	0	0
0	1	0
0	0	1

Fonte: Autor.

Figura 3.4: Símbolo da porta NOR.



Fonte: Autor.

$$f(x, y) = (x + y)'$$

$$f(1, 1) = (1 + 1)' = 1' = 0$$

$$f(1, 0) = (1 + 0)' = 1' = 0$$

$$f(0, 1) = (0 + 1)' = 1' = 0$$

$$f(0, 0) = (0 + 0)' = 0' = 1$$

$$f(x, y) = x' \cdot y'$$

$$f(1, 1) = 1' \cdot 1' = 0 \cdot 0 = 0$$

$$f(1, 0) = 1' \cdot 0' = 0 \cdot 1 = 0$$

$$f(0, 1) = 0' \cdot 1' = 1 \cdot 0 = 0$$

$$f(0, 0) = 0' \cdot 0' = 1 \cdot 1 = 1$$

Podemos ver na Tabela 3.4 que a porta NOR tem valor lógico 1 na saída apenas quando os valores lógicos das entradas são iguais a 0. Nos demais casos, temos o valor lógico 0 na saída.

A simbologia usada para a porta NOR está apresentada na Figura 3.4.

### 3.5 Porta lógica NAND

A porta NAND é definida como sendo qualquer circuito eletrônico que implemente a negação na função booleana AND, ou seja,  $f(x, y) = (x \cdot y)'$ .

Note que:

$$\begin{aligned}
 f(x, y) &= (x \cdot y)' \\
 &= x' + y' \\
 &= x' \cdot 1 + y' \cdot 1 \\
 &= x' \cdot (y + y') + y' \cdot (x + x') \\
 &= x' \cdot y + x' \cdot y' + y' \cdot x + y' \cdot x' \\
 &= x \cdot y' + x' \cdot y + x' \cdot y'.
 \end{aligned}$$


Logo,  $f(x, y) = x \cdot y' + x' \cdot y + x' \cdot y'$  é a forma normal disjuntiva da função NAND. Podemos verificar a fórmula obtida calculando o valor de  $f$  usando ambas as repre-

Tabela 3.5: Tabela verdade da porta NAND.

$x$	$y$	$f(x, y)$
1	1	0
1	0	1
0	1	1
0	0	1

Fonte: Autor.

Figura 3.5: Símbolo da porta NAND.



Fonte: Autor.

sentações:

$$\begin{array}{ll}
 f(x, y) = (x \cdot y)' & f(x, y) = x \cdot y' + x' \cdot y + x' \cdot y' \\
 f(1, 1) = (1 \cdot 1)' = 1' = 0 & f(1, 1) = 1 \cdot 1' + 1' \cdot 1 + 1' \cdot 1' = 0 + 0 + 0 = 0 \\
 f(1, 0) = (1 \cdot 0)' = 0' = 1 & f(1, 0) = 1 \cdot 0' + 1' \cdot 0 + 1' \cdot 0' = 1 + 0 + 0 = 1 \\
 f(0, 1) = (0 \cdot 1)' = 0' = 1 & f(0, 1) = 0 \cdot 1' + 0' \cdot 1 + 0' \cdot 1' = 0 + 1 + 0 = 1 \\
 f(0, 0) = (0 \cdot 0)' = 0' = 1 & f(0, 0) = 0 \cdot 0' + 0' \cdot 0 + 0' \cdot 0' = 0 + 0 + 1 = 1
 \end{array}$$

Observe na Tabela 3.5 que a porta NAND tem valor lógico 0 na saída apenas quando os valores lógicos das entradas são iguais a 1 e, nos demais casos, ela assume valor lógico 1 na saída. Simbolicamente, essa porta é representada como na Figura 3.5.

## 3.6 Porta lógica XOR

A porta XOR é caracterizada por ser qualquer circuito eletrônico que implemente a função booleana  $f(x, y) = x \cdot y' + x' \cdot y$ .

Quando definida para duas variáveis, essa porta é denominada *ou exclusivo* pelo fato que, de acordo com sua tabela verdade (Tabela 3.6), obtemos o valor lógico 1 na saída somente quando tivermos o valor 1 em uma de suas duas entradas, exclusivamente.

É comum adotar o símbolo especial  $\oplus$  para representá-la algebricamente. Com isso, escrevemos  $x \oplus y = x \cdot y' + x' \cdot y$  e o resultado para todas as suas entradas é obtido do seguinte modo:

Tabela 3.6: Tabela verdade da porta XOR.

$x$	$y$	$f(x, y)$
1	1	0
1	0	1
0	1	1
0	0	0

Fonte: Autor.

$$1 \oplus 1 = 1 \cdot 1' + 1' \cdot 1 = 0 + 0 = 0$$


$$1 \oplus 0 = 1 \cdot 0' + 1' \cdot 0 = 1 + 0 = 1$$

$$0 \oplus 1 = 0 \cdot 1' + 0' \cdot 1 = 0 + 1 = 1$$

$$0 \oplus 0 = 0 \cdot 0' + 0' \cdot 0 = 0 + 0 = 0$$

A seguir, temos a representação simbólica da porta XOR, onde  $x$  e  $y$  são as entradas e  $f(x, y)$  é a saída.

Figura 3.6: Símbolo da porta XOR.



Fonte: Autor.

### 3.7 Porta lógica XNOR

Uma porta lógica XNOR é todo circuito eletrônico que implementa a negação da função booleana XOR, ou seja,  $f(x, y) = (x \cdot y' + x' \cdot y)'$ .

Expandindo a expressão de  $f$ , obtemos:

$$\begin{aligned}
 f(x, y) &= (x \cdot y' + x' \cdot y)' \\
 &= (x \cdot y')' \cdot (x' \cdot y)' \\
 &= (x' + (y')') \cdot ((x')' + y') \\
 &= (x' + y) \cdot (x + y') \\
 &= x' \cdot x + x' \cdot y' + y \cdot x + y \cdot y' \\
 &= 0 + x \cdot y + x' \cdot y' + 0 \\
 &= x \cdot y + x' \cdot y'
 \end{aligned}$$

onde  $f(x, y) = x \cdot y + x' \cdot y'$  é a forma normal disjuntiva da função XNOR.


Quando definida para duas variáveis, essa função é conhecida como *função coincidência*. Isso se deve ao fato de que de acordo com a tabela verdade (Tabela 3.7), obtemos o valor lógico 1 na saída sempre que os valores lógicos de entrada são iguais (coincidentes).

Tabela 3.7: Tabela verdade da porta XNOR.

$x$	$y$	$f(x, y)$
1	1	1
1	0	0
0	1	0
0	0	1

Fonte: Autor.

Figura 3.7: Símbolo da porta XNOR.



Fonte: Autor.

Algebricamente, a porta XNOR é representada pelo símbolo  $\odot$  e seu valor em cada uma de suas entradas fica definido como a seguir:

$$1 \odot 1 = 1 \cdot 1 + 1' \cdot 1' = 1 + 0 = 1$$

$$1 \odot 0 = 1 \cdot 0 + 1' \cdot 0' = 0 + 0 = 0$$

$$0 \odot 1 = 0 \cdot 1 + 0' \cdot 1' = 0 + 0 = 0$$

$$0 \odot 0 = 0 \cdot 0 + 0' \cdot 0' = 0 + 1 = 1$$

Na Figura 3.7 temos a representação simbólica da porta XNOR, onde  $x$  e  $y$  são as entradas e  $f(x, y)$  é a saída.

# Capítulo 4

## Proposta de Sequência Didática

Para a apresentação das atividades propostas, utilizaremos uma *sequência didática* como recurso metodológico. Segundo Zabala [18], uma *sequência didática* é “um conjunto de atividades ordenadas, estruturadas e articuladas para a realização de certos objetivos educacionais, que têm um princípio e um fim conhecidos tanto pelos professores como pelos alunos.”

### 4.1 Estrutura da Sequência

A sequência didática aqui proposta está dividida em três módulos. Através da abordagem *bottom-up*, no Módulo 1, tratamos das portas lógicas NOT, AND, OR e no Módulo 2, tratamos dos teoremas essenciais para simplificação de expressões booleanas. No Módulo 3, apoiado na abordagem *top-down*, fazemos a aplicação dos circuitos lógicos em problemas vivenciados no dia a dia.

Neste contexto, iremos induzir o aluno a fazer observações, levantar hipóteses e realizar experimentos para comprovação ou refutação dessas hipóteses.

Os Módulos 1 e 2 são divididos em 3 etapas:

- **Experiência Concreta**

Nessa etapa, os discentes devem montar os circuitos lógicos na protoboard a partir do roteiro de montagem fornecido pelo professor. O professor mediará a montagem, apresentando os componentes dos circuitos a partir das indagações dos discentes.

O objetivo é fomentar uma nova experiência e aguçar a curiosidade dos estudantes quanto ao resultado do seu trabalho.

- **Observação Reflexiva**

Nesta etapa, o professor convencionou os valores lógicos 1 para a chave DIP (interruptor de 4 canais) ligada e 0 para chave DIP desligada, bem como, 1

para o LED (Diodo Emissor de Luz) aceso e 0 para o LED apagado. O professor inicialmente mediará a montagem da tabela verdade e posteriormente, solicitará a simulação de todas as possíveis combinações das entradas.

O objetivo é fazer com que os discentes observem a relação entre as entradas e saídas do circuito e, a partir de suas reflexões, possam elaborar suas conjecturas do funcionamento do circuito.

- **Conceitualização**

O professor irá dividir esta etapa em dois momentos. Em um primeiro momento, os discentes apresentarão suas hipóteses para explicação do funcionamento da lógica do circuito. Em um segundo momento, a partir dos erros e acertos dos discentes, o professor mediará e formalizará os conceitos envolvidos na prática, assim como apresentará a simbologia das portas lógicas utilizadas.

No Módulo 3, de posse da simbologia, da estrutura de funcionamento das portas lógicas e dos teoremas que facilitam a simplificação das expressões booleanas e, conseqüentemente, dos circuitos lógicos, o professor passa a trabalhar em situações aplicadas, estruturadas da seguinte maneira:

- **Situação-problema**

O professor apresentará um problema inicial que favoreça o estudo ou a produção de um circuito lógico.

- **Tabela verdade**

O professor mediará a construção ou interpretação da tabela verdade, ajudando os discentes a definir as variáveis e os possíveis resultados da situação-problema.

- **Expressão booleana**

O professor mediará o processo de escrita de expressões booleanas.

- **Montagem do circuito lógico com a simbologia das portas lógicas**

O professor mediará a elaboração e escrita dos circuitos utilizando a simbologia adotada para as portas lógicas.





- **Montagem do circuito lógico em uma protoboard**

Mediados pelo professor, os discentes montam os circuitos lógicos em uma protoboard para posterior simulação, com o objetivo de verificar se as condições da situação-problema são atendidas.


## 4.2 Materiais

As atividades serão desenvolvidas através da prática de montagem de circuitos lógicos em protoboards. Para tanto, são utilizados os seguintes materiais:

Tabela 4.1: Lista de Materiais

Material	Imagem
Protoboard	 A photograph of a white protoboard with a grid of holes. Three horizontal lines are drawn across the board. The top line is labeled 'GND' with a black arrow pointing left. The middle line is labeled 'Vcc' with a red arrow pointing left. The bottom line is labeled 'Suco central' with a black arrow pointing left.
CI 74HC04N (porta NOT)	 Two views of a black integrated circuit (IC) component. The top view shows the top surface with the text '18A05YLE4' and 'SN74HC04N'. The bottom view shows the 14 pins of the component.
CI 74HC08N (porta AND)	 Two views of a black integrated circuit (IC) component. The top view shows the top surface, which is mostly blank. The bottom view shows the 14 pins of the component.
CI 74HC32N (porta OR)	 Two views of a black integrated circuit (IC) component. The top view shows the top surface, which is mostly blank. The bottom view shows the 14 pins of the component.

continua...

Material	Imagem
Chave DIP Switch mini	
Resistor de 470Ω	
Resistor de 220Ω	
Fios de espessura 24 AWG	
LED	
Fonte de 5 V (DC)	

Fonte: Autor

## 4.3 Módulo 1: Estudo das portas lógicas

Neste módulo serão estudadas as portas lógicas NOT, AND, OR.

**Público alvo:**

1º ano do ensino médio.

**Assunto:**

Porta lógicas NOT, AND e OR.

**Objetivo:**

Fixar a lógica booleana das funções NOT, AND e OR.

**Duração:**

6 aulas.

### 4.3.1 Prática 1: Porta NOT

**Experiência Concreta:**

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor deverá mediar a montagem, identificando os componentes e suas pinagens. O material necessário para esta prática está descrito na Tabela 4.2.

Tabela 4.2: Lista de Materiais da Prática 1: Porta NOT


Material	Quantidade
Protoboard	1
CI 74HC04N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de $470\Omega$	1
Resistor de $220\Omega$	1
Fonte de 5 V (DC)	1

Fonte: Autor.

O Roteiro de montagem do circuito apresentado na Figura 4.1 é o seguinte:

- Conecta-se o CI 74HC04N e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  ao pino 1 (Ch1) da chave DIP.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC04N.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 do CI 74HC04N.
- Conecta-se um fio, do pino 2 do CI 74HC04N ao ânodo do LED.
- Conecta-se um fio, do GND (terra) ao pino 7 do CI 74HC04N.
- Conecta-se um resistor (resistor pulldown) de  $470\Omega$ , do GND (terra) ao pino 1 do CI 74HC04N.
- Conecta-se um resistor de  $220\Omega$ , do GND (terra) ao cátodo do LED.

Figura 4.1: Circuito com porta NOT



Fonte: Autor.

### Observação Reflexiva:

Com o circuito montado (Figura 4.1), o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem o resultado na saída (LED).

A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.


Estabelecidas as convenções, o professor mediará a construção da tabela verdade correspondente (Tabela 4.3), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para a chave DIP (Ch1).

Construída a tabela, o professor solicitará a simulação do circuito (Figura 4.2) e a partir daí, que sejam preenchidos os campos Saída (LED) da Tabela 4.3, que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da lógica da porta.

Figura 4.2: Simulação da porta NOT

(a) A chave ligada ( $Ch1 = 1$ ), o LED estará apagado ( $LED = 0$ ).

(b) A chave desligada ( $Ch1 = 0$ ), o LED estará aceso ( $LED = 1$ )



Fonte: Autor.

Tabela 4.3: Tabela Verdade da porta NOT

Figura 4.2	Chave 1	Saída (LED)
a	1	0
b	0	1

Fonte: Autor.

### Conceitualização:


Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas acerca do funcionamento da lógica da porta. O professor formalizará a representação simbólica (Figura 3.1), a representação algébrica e a definição da porta NOT, conforme descrito a seguir.

Denota-se a entrada do circuito por  $a$  e a saída  $y$ . Com isso, a porta NOT é representada algebricamente pela expressão  $a' = y$ . A porta NOT ou *porta inversora*, como o próprio nome diz, inverte o valor de entrada. Quando atribuímos valor lógico 1 à entrada, ele será invertido para 0 na saída. Já quando a entrada assume o valor lógico 0, o resultado na saída será 1.

A seguir, o professor deverá apresentar o diagrama do CI 74HC04N (Figura 4.3), mostrando que o CI é composto por 6 portas NOT, onde os pinos 1, 3, 5, 9, 11 e 13 são as entradas e os pinos 2, 4, 6, 8, 10 e 12 são as saídas das portas, além de dois pinos de alimentação, que são os pinos 7 ( $GND$ ) e 14 ( $V_{cc}$ ).

Após a apresentação do CI, o professor retomará a montagem (Figura 4.1) e fará uma releitura, mostrando qual porta está sendo usada e ressignificando os valores lógicos, atribuindo 1 para o  $V_{cc}$  e 0 para o  $GND$ .

Figura 4.3: Diagrama CI 74HC04N



Fonte: adaptado de Wikipédia.

### 4.3.2 Prática 2: Porta AND

#### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.4.

Tabela 4.4: Lista de Materiais da Prática 2: Porta AND

Material	Quantidade
Protoboard	1
CI 74HC08N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de $470\Omega$	2
Resistor de $220\Omega$	1
Fonte de 5 V (DC)	1


Fonte: Autor.

O Roteiro de montagem do circuito apresentado na figura 4.4 é o seguinte:

- Conecta-se o CI 74HC08N e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC08N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 2 do CI 74HC08N.

- Conecta-se um fio, do  $V_{cc}$  ao pino 14 do CI 74HC08N.
- Conecta-se um fio, do pino 3 do CI 74HC08N ao anodo do LED.
- Conecta-se um fio, do GND (terra) ao pino 7 do CI 74HC08N.
- Conecta-se dois resistores (resistor pulldown) de  $470\Omega$ , do GND (terra) aos pinos 1 e 2 do CI 74HC08N.
- Conecta-se um resistor de  $220\Omega$ , do GND (terra) ao catodo do LED.

Figura 4.4: Circuito com porta AND



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado (Figura 4.4), o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).


A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.

Estabelecidas as convenções, o professor mediará a construção da tabela verdade correspondente (Tabela 4.5), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para as chaves 1 (Ch1) e 2 (Ch2).


Construída a tabela, o professor solicitará a simulação do circuito (Figura 4.5) e a partir daí, que sejam preenchidos os campos Saída (LED) da Tabela 4.5, que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da porta.

Figura 4.5: Simulação da porta AND


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.5: Tabela Verdade da porta AND

Figura 4.5	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	0
c	0	1	0
d	0	0	0

Fonte: Autor.

### Conceitualização

Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas acerca do funcionamento da lógica da porta. O professor formalizará a representação simbólica (Figura 3.2), a representação algébrica e a definição da porta AND, conforme descrito a seguir.


A porta AND é representada algebricamente pela expressão:  $a \cdot b = y$ , onde  $a$  e  $b$  representam as entradas e  $y$  representa a saída.

A porta AND retorna valor lógico 1 apenas quando as duas entradas forem valor lógico 1. Nos demais casos, retorna valor lógico 0.

A seguir, o professor deverá apresentar o diagrama do CI 74HC08N (Figura 4.6), mostrando que o CI é composto por 4 portas AND, onde os pinos 1, 2, 4, 5, 9, 10, 12, 13 são as entradas e os pinos 3, 6, 8, 11 são as saídas das portas e mais dois pinos de alimentação, que são os pinos 7 (*GND*) e 14 (*V<sub>cc</sub>*).

Após a apresentação do CI, o professor retomará a montagem (Figura 4.4) e fará uma releitura, mostrando qual porta está sendo usada e ressignificar os valores lógicos, atribuindo 1 para o *V<sub>cc</sub>* e 0 para o *GND*.

Figura 4.6: Diagrama CI 74HC08N



Fonte: adaptado de Wikipédia.

### 4.3.3 Prática 3: Porta OR

#### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.6.

Tabela 4.6: Lista de Materiais da Prática 3: Porta OR


Material	Quantidade
Protoboard	1
CI 74HC32N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de 470Ω	2
Resistor de 220Ω	1
Fonte de 5 V (DC)	1

Fonte: Autor.

O Roteiro de montagem do circuito apresentado na Figura 4.7 é o seguinte:

- Conecta-se o CI 74HC32N e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC32N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 2 do CI 74HC32N.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 do CI 74HC32N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao anodo do LED.
- Conecta-se um fio, do GND (terra) ao pino 7 do CI 74HC32N.
- Conecta-se dois resistores (resistor pulldown) de  $470\Omega$ , do GND (terra) aos pinos 1 e 2 do CI 74HC32N.
- Conecta-se um resistor de  $220\Omega$ , do GND (terra) ao catodo do LED.

Figura 4.7: Circuito com porta OR



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado (Figura 4.7), o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).

A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.


Estabelecidas as convenções, o professor mediará a construção da tabela verdade (Tabela 4.7), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para as chaves 1 (Ch1) e 2 (Ch2).

Construída a tabela, o professor solicitará a simulação do circuito (Figura 4.8) e a partir daí, que sejam preenchidos os campos Saída (LED) da Tabela 4.7, que


sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da porta.

Figura 4.8: Simulação da porta OR


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.7: Tabela Verdade da porta OR)

Figura 4.8	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	1
c	0	1	1
d	0	0	0

Fonte: Autor.

### Conceitualização

Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas acerca do funcionamento da lógica da porta. O professor formalizará a representação simbólica (Figura 3.3), a representação algébrica e a definição da porta OR, conforme descrito a seguir:


A porta OR é representada algebricamente pela expressão:  $a + b = y$ , onde  $a$  e  $b$  representam as entradas e  $y$  representa a saída.

A porta OR retorna valor lógico 1 quando em pelo menos uma das entradas for valor lógico 1. Caso os valores nas entradas sejam simultaneamente 0, retorna valor lógico 0.

A seguir, o professor deverá apresentar o diagrama do CI 74HC32N (Figura 4.9), mostrando que o CI é composto por 4 portas OR, onde os pinos 1, 2, 4, 5, 9, 10, 12, 13 são as entradas e os pinos 3, 6, 8, 11 são as saídas das portas e mais dois pinos de alimentação, que são os pinos 7 (*GND*) e 14 (*V<sub>cc</sub>*).

Após a apresentação do CI, o professor retomará a montagem (Figura 3.3) e fará uma releitura, mostrando qual porta está sendo usada e ressignificar os valores lógicos, atribuindo 1 para o *V<sub>cc</sub>* e 0 para o *GND*.

Figura 4.9: Diagrama CI 74HC32N



Fonte: adaptado de Wikipédia.

## 4.4 Módulo 2: Alguns resultados fundamentais

Nessa seção, faremos algumas práticas abordando alguns dos teoremas do capítulo 2, úteis para a simplificação de expressões booleanas.

### **Público alvo:**

1º ano do ensino médio.

### **Assunto:**

Identities booleanas.

### **Objetivo:**

Validar as principais propriedades da álgebra booleana.

### **Duração:**

12 aulas.

#### 4.4.1 Prática 4: $a + a = a$ e $a \cdot a = a$

##### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.8.

Tabela 4.8: Lista de Materiais da Prática 4

Material	Quantidade
Protoboard	2
CI 74HC32N	1
CI 74HC08N	1
Chave DIP	2
LED	2
Fio 24AWG	60cm
Resistor de $470\Omega$	4
Resistor de $220\Omega$	2
Fonte de 5 V (DC)	1

Fonte: Autor.


O Roteiro de montagem do circuito apresentado da Figura 4.10(a) é o seguinte:

- Conecta-se o CI 74HC32N e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC32N.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 2 do CI 74HC32N.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 do CI 74HC32N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao anodo do LED.
- Conecta-se um fio, do GND (terra) ao pino 7 do CI 74HC32N.
- Conecta-se dois resistores (resistor pull-down) de  $470\Omega$ , do GND (terra) aos pinos 1 e 2 do CI 74HC32N.
- Conecta-se um resistor de  $220\Omega$ , do GND (terra) ao catodo do LED.


O circuito que executa  $a \cdot a = a$  (Figura 4.10(b)) é semelhante ao circuito que executa  $a + a = a$  (Figura 4.10(a)), portanto, para implementá-lo, basta fazer a substituição do CI 74HC32N pelo CI 74HC08N.

Figura 4.10: Circuito de  $a + a = a$  e  $a \cdot a = a$

(a)  $a + a = a$



(b)  $a \cdot a = a$



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado (Figura 4.10), o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).

A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.



Estabelecidas as convenções, o professor mediará a construção das tabelas verdade (Tabela 4.9 e Tabela 4.10), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para a chave 1 (Ch1).

Construída a tabela, o professor solicitará a simulação dos circuitos (Figura 4.11 e Figura 4.12) e a partir daí, que sejam preenchidos os campos saída(LED) das tabelas (Tabela 4.9 e Tabela 4.10), que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da lógica do circuito.

Figura 4.11: Simulação de  $a + a = a$

(a) A chave 1 ligada ( $Ch1 = 1$ ), o LED estará aceso ( $LED = 1$ ).

(b) A chave 1 desligada ( $Ch1 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.9: Tabela Verdade ( $a + a = a$ )



Figura 4.11	Chave 1	Saída (LED)
a	1	1
b	0	0

Fonte: Autor.

Figura 4.12: Simulação de  $a \cdot a = a$

(a) A chave 1 ligada ( $Ch1 = 1$ ), o LED estará aceso ( $LED = 1$ ).

(b) A chave 1 desligada ( $Ch1 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.10: Tabela Verdade ( $a \cdot a = a$ )

Figura 4.12	Chave 1	Saída (LED)
a	1	1
b	0	0

Fonte: Autor.

### Conceitualização


Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas acerca do funcionamento da lógica dos circuitos.

A seguir, o professor formalizará a representação simbólica e a representação algébrica do circuito.

Figura 4.13: Simbologia dos circuitos  $a + a = a$  e  $a \cdot a = a$

(a)  $a + a = y = a$

(b)  $a \cdot a = y = a$



Fonte: Autor.

$$a + a = a$$

$$a \cdot a = a$$

$$1 + 1 = 1$$

$$1 \cdot 1 = 1$$

$$0 + 0 = 0$$

$$0 \cdot 0 = 0$$

A seguir, o professor retomará a montagem (Figura 4.10) e fará uma releitura, comparando com a Figura 4.13.

#### 4.4.2 Prática 5: $a + 1 = 1$ e $a \cdot 0 = 0$

##### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.11.

Tabela 4.11: Lista de Materiais da Prática 5

Material	Quantidade
Protoboard	2
CI 74HC32N	1
CI 74HC08N	1
Chave DIP	2
LED	2
Fio 24AWG	60cm
Resistor de $470\Omega$	4
Resistor de $220\Omega$	2
Fonte de 5 V (DC)	1


Fonte: Autor.

O Roteiro de montagem do circuito apresentado na Figura 4.14(a) é o seguinte:

- Conecta-se o CI 74HC32N e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC32N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 2 do CI 74HC32N.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 do CI 74HC32N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao anodo do LED.
- Conecta-se um fio, do GND (terra) ao pino 7 do CI 74HC32N.
- Conecta-se dois resistores (resistor pull-down) de  $470\Omega$ , do GND (terra) aos pinos 1 e 2 do CI 74HC32N.
- Conecta-se um resistor de  $220\Omega$ , do GND (terra) ao catodo do LED.

O circuito que executa  $a \cdot 0 = 0$  (Figura 4.14(b)) é semelhante ao circuito que executa  $a + 1 = 1$  (Figura 4.14(a)), portanto, para implementá-lo, basta fazer a substituição do CI 74HC32N pelo CI 74HC08N.).

Figura 4.14: Circuito de  $a + 1 = 1$  e  $a \cdot 0 = 0$



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado (Figura 4.14), o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).

A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.


Estabelecidas as convenções, o professor mediará a construção das tabelas verdade (Tabela 4.12 e Tabela 4.13), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para a chave 1 (Ch1). Note que, na montagem do circuito de  $a + 1 = 1$  (Figura 4.14(a)), a chave 2 permanecerá ligada, fornecendo valor lógico 1 e na montagem de  $a \cdot 0 = 0$  (Figura 4.14(b)), a chave 2 permanecerá desligada, fornecendo valor lógico 0.

Construída a tabela, o professor solicitará a simulação dos circuitos (Figura 4.15 e Figura 4.16) e a partir daí, que sejam preenchidos os campos Saída(LED) das tabelas (Tabela 4.12 e Tabela 4.13), que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da lógica do circuito.

Figura 4.15: Simulação de  $a + 1 = 1$

(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).

(b) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).



Fonte: Autor.

Tabela 4.12: Tabela Verdade ( $a + 1 = 1$ )



Figura 4.15	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	0	1	1

Fonte: Autor.

Figura 4.16: Simulação de  $a \cdot 0 = 0$

(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).

(b) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.13: Tabela Verdade ( $a \cdot 0 = 0$ )

Figura 4.16	Chave 1	Chave 2	Saída (LED)
a	1	0	0
b	0	0	0

Fonte: Autor.

## Conceitualização



Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas acerca do funcionamento da lógica dos circuitos.

A seguir, o professor formalizará a representação simbólica e a representação algébrica do circuito.

Figura 4.17: Simbologia dos circuitos  $a + 1 = 1$  e  $a \cdot 0 = 0$

(a)  $a + 1 = y = 1$

(b)  $a \cdot 0 = y = 0$



Fonte: Autor.

$$\begin{array}{ll}
 a + 1 = 1 & a \cdot 0 = 0 \\
 1 + 1 = 1 & 1 \cdot 0 = 0 \\
 0 + 1 = 1 & 0 \cdot 0 = 0
 \end{array}$$

A seguir, o professor retomará a montagem (Figura 4.14) e fará uma releitura, comparando com a Figura 4.17.

### 4.4.3 Prática 6: $a + (a \cdot b) = a$ e $a \cdot (a + b) = a$

#### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.14.

Tabela 4.14: Lista de Materiais da Prática 6

Material	Quantidade
Protoboard	1
CI 74HC32N	1
CI 74HC08N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de $470\Omega$	3
Resistor de $220\Omega$	1
Fonte de 5 V (DC)	1

Fonte: Autor.

O Roteiro de montagem do circuito apresentado na Figura 4.18(a) é o seguinte:


- Conecta-se os CIs (CI 74HC08N e o CI 74HC32N) e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 dos CIs (CI 74HC08N e o CI 74HC32N).
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC32N.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC08N.

- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 2 do CI 74HC08N.
- Conecta-se um fio, do pino 2 do CI 74HC32N ao pino 3 do CI 74HC08N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao ânodo do LED.
- Conecta-se um fio, do GND (Terra) ao pino 7 dos CIs (CI 74HC08N e o CI 74HC32N).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 1 do CI 74HC32N ao GND (Terra).
- Conecta-se resistores (resistor pull-down) e nos pinos 1 e 2 do CI 74HC08N.
- Conecta-se um resistor de  $220\Omega$ , do GND (Terra) ao cátodo do LED.


O circuito que executa  $a \cdot (a + b) = a$  (Figura 4.18(b)) é semelhante ao circuito que executa  $a + (a \cdot b) = a$  (Figura 4.18(a)), portanto, para implementá-lo, basta inverter as posições dos CIs na protoboard.

Figura 4.18: Circuito de  $a + (a \cdot b) = a$  e  $a \cdot (a + b) = a$

(a)  $a + (a \cdot b) = a$



(b)  $a \cdot (a + b) = a$



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado (Figura 4.18), o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).

A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.


Estabelecidas as convenções, o professor mediará a construção das tabelas verdadeiras (Tabela 4.15 e Tabela 4.16), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para as chaves 1 (Ch1) e 2 (Ch2).

Construídas as tabelas, o professor solicitará a simulação dos circuitos (Figura 4.19 e Figura 4.20) e a partir daí, que sejam preenchidos os campos Saída(LED) das


tabelas (Tabela 4.15 e Tabela 4.16), que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da lógica do circuito.

Figura 4.19: Simulação de  $a + (a \cdot b) = a$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.


Tabela 4.15: Tabela Verdade ( $a + (a \cdot b) = a$ )

Figura 4.19	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	1
c	0	1	0
d	0	0	0


Fonte: Autor.

Figura 4.20: Simulação de  $a \cdot (a + b) = a$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.16: Tabela Verdade ( $a \cdot (a + b) = a$ )

Figura 4.20	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	1
c	0	1	0
d	0	0	0

Fonte: Autor.


### Conceitualização

Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas acerca do funcionamento da lógica dos circuitos.


A seguir, o professor formalizará a representação simbólica e a representação algébrica do circuito.

Figura 4.21: Simbologia dos circuitos  $a + (a \cdot b) = a$  e  $a \cdot (a + b) = a$

(a)  $a + (a \cdot b) = y = a$



(b)  $a \cdot (a + b) = y = a$



Fonte: Autor.

$$a + (a \cdot b) = a$$

$$1 + (1 \cdot 1) = 1 + 1 = 1$$

$$1 + (1 \cdot 0) = 1 + 0 = 1$$

$$0 + (0 \cdot 1) = 0 + 0 = 0$$

$$0 + (0 \cdot 0) = 0 + 0 = 0$$

$$a \cdot (a + b) = a$$

$$1 \cdot (1 + 1) = 1 \cdot 1 = 1$$

$$1 \cdot (1 + 0) = 1 \cdot 1 = 1$$

$$0 \cdot (0 + 1) = 0 \cdot 1 = 0$$

$$0 \cdot (0 + 0) = 0 \cdot 0 = 0$$

A seguir, o professor retomará a montagem (Figura 4.18) e fará uma releitura, comparando com a Figura 4.21.

#### 4.4.4 Prática 7: $a + (a' \cdot b) = a + b$ e $a \cdot (a' + b) = a \cdot b$

##### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.17.

Tabela 4.17: Lista de Materiais da Prática 7

Material	Quantidade
Protoboard	1
CI 74HC32N	1
CI 74HC08N	1
CI 74HC04N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de $470\Omega$	3
Resistor de $220\Omega$	1
Fonte de 5 V (DC)	1

Fonte: Autor.

O Roteiro de montagem do circuito apresentado na Figura 4.22(a) é o seguinte:


- Conecta-se os CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N) e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 dos CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N).
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC04N.
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC32N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 2 do CI 74HC08N.
- Conecta-se um fio, do pino 2 do CI 74HC04N ao pino 1 do CI 74HC08N.
- Conecta-se um fio, do pino 3 do CI 74HC08N ao pino 2 do CI 74HC32N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao ânodo do LED.
- Conecta-se um fio, do GND (Terra) ao pino 7 dos CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 1 do CI 74HC04N ao GND (Terra).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pinos 1 do CI 74HC32N ao GND (Terra).

- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 2 do CI 74HC08N ao GND (Terra).
- Conecta-se um resistor de  $220\Omega$ , do GND (Terra) ao cátodo do LED.


O circuito que executa  $a \cdot (a' + b) = a \cdot b$  (Figura 4.22(b)) é semelhante ao circuito que executa  $a + (a' \cdot b) = a + b$  (Figura 4.22(a)), portanto, para implementá-lo, basta inverter as posições dos CIs 74HC08N e 74HC32N na protoboard.

Figura 4.22: Circuito de  $a + (a' \cdot b) = a + b$  e  $a \cdot (a' + b) = a \cdot b$

(a)  $a + (a' \cdot b) = a + b$



(b)  $a \cdot (a' + b) = a \cdot b$



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado, o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).

A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.


Estabelecidas as convenções, o professor mediará a construção das tabelas verdadeiras (Tabela 4.18 e Tabela 4.19), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para as chaves 1 (Ch1) e 2 (Ch2).

Construídas as tabelas, o professor solicitará a simulação dos circuitos (Figura 4.23 e Figura 4.24) e a partir daí, que sejam preenchidos os campos Saída(LED) das tabelas (Tabela 4.18 e Tabela 4.19), que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da lógica do circuito.


O professor deverá induzir os alunos a enxergarem as funções lógicas das portas das portas OR e AND, respectivamente nas simulações (Figura 4.23 e Figura 4.24).

Figura 4.23: Simulação de  $a + (a' \cdot b) = a + b$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.


Tabela 4.18: Tabela Verdade ( $a + (a' \cdot b) = a + b$ )

Figura 4.23	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	1
c	0	1	1
d	0	0	0


Fonte: Autor.

Figura 4.24: Simulação de  $a \cdot (a' + b) = a \cdot b$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.19: Tabela Verdade ( $a \cdot (a' + b) = a \cdot b$ )

Figura 4.24	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	0
c	0	1	0
d	0	0	0

Fonte: Autor.


### Conceitualização

Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas acerca do funcionamento da lógica dos circuitos.


A seguir, o professor formalizará a representação simbólica e a representação algébrica do circuito.

Figura 4.25: Simbologia dos circuitos  $a + (a' \cdot b) = a + b$  e  $a \cdot (a' + b) = a \cdot b$

(a)  $a + (a' \cdot b) = y = a + b$



(b)  $a \cdot (a' + b) = y = a \cdot b$



Fonte: Autor.

$$a + (a' \cdot b) = a + b$$

$$1 + (0 \cdot 1) = 1 + 0 = 1 = 1 + 1$$

$$1 + (0 \cdot 0) = 1 + 0 = 1 = 1 + 0$$

$$0 + (1 \cdot 1) = 0 + 1 = 1 = 0 + 1$$

$$0 + (1 \cdot 0) = 0 + 0 = 0 = 0 + 0$$

$$a \cdot (a' + b) = a \cdot b$$

$$1 \cdot (0 + 1) = 1 \cdot 1 = 1 = 1 \cdot 1$$

$$1 \cdot (0 + 0) = 1 \cdot 0 = 0 = 1 \cdot 0$$

$$0 \cdot (1 + 1) = 0 \cdot 1 = 0 = 0 \cdot 1$$

$$0 \cdot (1 + 0) = 0 \cdot 1 = 0 = 0 \cdot 0$$

A seguir, o professor retomará a montagem (Figura 4.22) e fará uma releitura, comparando com a Figura 4.25.

#### 4.4.5 Prática 8: $(a + b) \cdot (a + b') = a$ e $a \cdot b + a \cdot b' = a$

##### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.20.

Tabela 4.20: Lista de Materiais da Prática 8

Material	Quantidade
Protoboard	1
CI 74HC04N	1
CI 74HC08N	1
CI 74HC32N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de $470\Omega$	2
Resistor de $220\Omega$	1
Fonte de 5 V (DC)	1

Fonte: Autor.

O Roteiro de montagem do circuito apresentado na Figura 4.26(a) é o seguinte:


- Conecta-se os CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N) e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 dos CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N).
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 e ao pino 4 do CI 74HC32N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 2 do CI 74HC32N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 1 do CI 74HC04N.
- Conecta-se um fio, do pino 2 do CI 74HC04N ao pino 5 do CI 74HC32N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao pino 1 do CI 74HC08N.
- Conecta-se um fio, do pino 6 do CI 74HC32N ao pino 2 do CI 74HC08N.
- Conecta-se um fio, do pino do CI 74HC08N ao ânodo do LED.
- Conecta-se um fio, do GND (Terra) ao pino 7 dos CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 1 do CI 74HC32N ao GND (Terra).

- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pinos 2 do CI 74HC32N ao GND (Terra).
- Conecta-se um resistor de  $220\Omega$ , do GND (Terra) ao cátodo do LED.


O circuito que executa  $a \cdot b + a \cdot b' = a$  (Figura 4.26(b)) é semelhante ao circuito que executa  $(a + b) \cdot (a + b') = a$  (Figura 4.26(a)), portanto, para implementá-lo, basta inverter as posições dos CIs 74HC08N e 74HC32N na protoboard.

Figura 4.26: Circuito de  $(a + b) \cdot (a + b') = a$  e  $a \cdot b + a \cdot b' = a$

(a)  $(a + b) \cdot (a + b') = a$



(b)  $a \cdot b + a \cdot b' = a$



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado, o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).


A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.

Estabelecidas as convenções, o professor mediará a construção das tabelas verdade (Tabela 4.21 e Tabela 4.22), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para as chaves 1 (Ch1) e 2 (Ch2).


Construídas as tabelas, o professor solicitará a simulação dos circuitos (Figura 4.27 e Figura 4.28) e a partir daí, que sejam preenchidos os campos Saída(LED) das tabelas (Tabela 4.21 e Tabela 4.22), que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da lógica dos circuitos.

Figura 4.27: Simulação de  $(a + b) \cdot (a + b') = a$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.


Tabela 4.21: Tabela Verdade  $((a + b) \cdot (a + b') = a)$

Figura 4.27	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	1
c	0	1	0
d	0	0	0


Fonte: Autor.

Figura 4.28: Simulação de  $a \cdot b + a \cdot b' = a$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



Fonte: Autor.

Tabela 4.22: Tabela Verdade ( $a \cdot b + a \cdot b' = a$ )

Figura 4.28	Chave 1	Chave 2	Saída (LED)
a	1	1	1
b	1	0	1
c	0	1	0
d	0	0	0


Fonte: Autor.

### Conceitualização

Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas do funcionamento da lógica do circuito.

A seguir, o professor formalizará a representação simbólica e a representação algébrica do circuito.

Figura 4.29: Simbologia dos circuitos  $(a + b) \cdot (a + b') = a$  e  $a \cdot b + a \cdot b' = a$



Fonte: Autor.

$(a + b) \cdot (a + b') = a$	$a \cdot b + a \cdot b' = a$
$(1 + 1) \cdot (1 + 0) = 1 \cdot 1 = 1$	$1 \cdot 1 + 1 \cdot 0 = 1 + 0 = 1$
$(1 + 0) \cdot (1 + 1) = 1 \cdot 1 = 1$	$1 \cdot 0 + 1 \cdot 1 = 0 + 1 = 1$
$(0 + 1) \cdot (0 + 0) = 1 \cdot 0 = 0$	$0 \cdot 1 + 0 \cdot 0 = 0 + 0 = 0$
$(0 + 0) \cdot (0 + 1) = 0 \cdot 1 = 0$	$0 \cdot 0 + 0 \cdot 1 = 0 + 0 = 0$

A seguir, o professor retomará a montagem (Figura 4.26) e fará uma releitura, comparando com a figura 4.29.

#### 4.4.6 Prática 9: $(a + b)' = a' \cdot b'$ e $(a \cdot b)' = a' + b'$

##### Experiência Concreta

O professor solicitará a montagem do circuito seguindo o roteiro de montagem a seguir. Quando solicitado pelos discentes, o professor mediará a montagem, identificando os componentes e suas pinagens. O material necessário para essa prática está descrito na Tabela 4.23.

Tabela 4.23: Lista de Materiais

Material	Quantidade
Protoboard	1
CI 74HC04N	2
CI 74HC08N	1
CI 74HC32N	1
Chave DIP	2
LED	2
Fio 24AWG	60cm
Resistor de $470\Omega$	4
Resistor de $220\Omega$	2
Fonte de 5 V (DC)	1

Fonte: Autor.

O Roteiro de montagem do circuito apresentado na Figura 4.30(a) é o seguinte:


- Conecta-se os CIs (CI 74HC04N e CI 74HC32N) e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 dos CIs (CI 74HC04N e CI 74HC32N).
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC32N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 2 do CI 74HC32N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao pino 1 do CI 74HC04N.
- Conecta-se um fio, do pino 2 do CI 74HC04N ao ânodo do LED.
- Conecta-se um fio, do GND (Terra) ao pino 7 dos CIs (CI 74HC04N e CI 74HC32N).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 1 do CI 74HC32N ao GND (Terra).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 2 do CI 74HC32N ao GND (Terra).
- Conecta-se um resistor de  $220\Omega$ , do GND (Terra) ao cátodo do LED.

O Roteiro de montagem do circuito apresentado na Figura 4.30(b) é o seguinte:

- Conecta-se os CIs (CI 74HC04N e CI 74HC08N) e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1) e 2 (Ch2) da chave DIP.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 dos CIs (CI 74HC04N e CI 74HC08N).
- Conecta-se um fio, do pino 1 (saída) da chave DIP ao pino 1 do CI 74HC04N.
- Conecta-se um fio, do pino 2 (saída) da chave DIP ao pino 3 do CI 74HC04N.
- Conecta-se um fio, do pino 2 do CI 74HC04N ao pino 1 do CI 74HC08N.
- Conecta-se um fio, do pino do CI 74HC04N ao pino 2 do CI 74HC08N.
- Conecta-se um fio, do pino 3 do CI 74HC08N ao ânodo do LED.
- Conecta-se um fio, do GND (Terra) ao pino 7 dos CIs (CI 74HC04N e CI 74HC08N).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 1 do CI 74HC04N ao GND (Terra).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 2 do CI 74HC04N ao GND (Terra).
- Conecta-se um resistor de  $220\Omega$ , do GND (Terra) ao cátodo do LED.

Para montagem dos circuitos que executam  $(a \cdot b)'$  (Figura 4.30(c)) e  $a' + b'$  (Figura 4.30(d)), segue-se respectivamente os roteiros de montagens dos circuitos  $(a + b)'$  (Figura 4.30(a)) e  $a' \cdot b'$  (Figura 4.30(b)), fazendo apenas a inversão das posições dos CIs 74HC32N e CI 74HC08N na protoboard.

Figura 4.30: Circuito de  $(a + b)' = a' \cdot b'$  e  $(a \cdot b)' = a' + b'$



Fonte: Autor.

### Observação Reflexiva

Com o circuito montado, o professor conectará a fonte de alimentação à placa e solicitará que os alunos acionem a chave DIP de forma livre e observem os resultados na saída (LED).

A seguir, o professor convencionará o valor lógico 1 para a chave ligada e valor lógico 0 para chave desligada, bem como, valor lógico 1 para o LED aceso e valor lógico 0 para o LED apagado.

Estabelecidas as convenções, o professor mediará a construção das tabelas verdadeiras (Tabela 4.24, Tabela 4.25, Tabela 4.26 e Tabela 4.27), apresentando as técnicas de preenchimento (Capítulo 2.3.1) das possibilidades dos valores lógicos para as chaves 1 (Ch1) e 2 (Ch2).


Construídas as tabelas, o professor solicitará a simulação dos circuitos (Figura 4.31, Figura 4.32, Figura 4.33 e Figura 4.34) e a partir daí, que sejam preenchidos os campos Saída(LED) das tabelas (Tabela 4.24, Tabela 4.25, Tabela 4.26 e Tabela

4.27), que sejam feitas as observações, a reflexão e a elaboração de conjecturas para explicação do funcionamento da lógica dos circuitos.


O professor deverá induzir os alunos a enxergarem a relação lógica entre os circuitos das simulações mostradas nas figuras (Figura 4.31 e Figura 4.32), bem como, a relação entre os circuitos mostrados nas figuras (Figura 4.33 e Figura 4.34).

Figura 4.31: Simulação de  $(a + b)'$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).




(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).




Fonte: Autor.

Figura 4.32: Simulação de  $a' \cdot b'$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará apagado ( $LED = 0$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



Fonte: Autor.

Tabela 4.24: Tabela Verdade  $((a + b)')$

Figura 4.31	Chave 1	Chave 2	Saída (LED)
a	1	1	0
b	1	0	0
c	0	1	0
d	0	0	1

Fonte: Autor.


Tabela 4.25: Tabela Verdade ( $a' \cdot b'$ )

Figura 4.32	Chave 1	Chave 2	Saída (LED)
a	1	1	0
b	1	0	0
c	0	1	0
d	0	0	1


Fonte: Autor.

Figura 4.33: Simulação de  $(a \cdot b)'$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).




(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).




Fonte: Autor.

Figura 4.34: Simulação de  $a' + b'$


(a) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará apagado ( $LED = 0$ ).




(b) A chave 1 ligada ( $Ch1 = 1$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



(c) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 ligada ( $Ch2 = 1$ ), o LED estará aceso ( $LED = 1$ ).



(d) A chave 1 desligada ( $Ch1 = 0$ ) e a chave 2 desligada ( $Ch2 = 0$ ), o LED estará aceso ( $LED = 1$ ).



Fonte: Autor.

Tabela 4.26: Tabela Verdade  $((a \cdot b)')$

Figura 4.33	Chave 1	Chave 2	Saída (LED)
a	1	1	0
b	1	0	1
c	0	1	1
d	0	0	1

Fonte: Autor.

Tabela 4.27: Tabela Verdade ( $a' + b'$ )

Figura 4.34	Chave 1	Chave 2	Saída (LED)
a	1	1	0
b	1	0	1
c	0	1	1
d	0	0	1

Fonte: Autor.


### Conceitualização

Inicialmente o professor abrirá um espaço para que os alunos apresentem suas conjecturas do funcionamento da lógica do circuito.


A seguir, o professor formalizará a representação simbólica e a representação algébrica do circuito.

Figura 4.35: Simbologia dos circuitos  $(a + b)'$  e  $a' \cdot b'$

(a)  $(a + b)' = y$



(b)  $a' \cdot b' = y$



Fonte: Autor.

$$(a + b)' = y = a' \cdot b'$$

$$(1 + 1)' = 1' = 0 = 0 \cdot 0 = 1' \cdot 1'$$


$$(1 + 0)' = 1' = 0 = 0 \cdot 1 = 1' \cdot 0'$$

$$(0 + 1)' = 1' = 0 = 1 \cdot 0 = 0' \cdot 1'$$


$$(0 + 0)' = 0' = 1 = 1 \cdot 1 = 0' \cdot 0'$$

Figura 4.36: Simbologia dos circuitos  $(a \cdot b)'$  e  $a' + b'$

(a)  $(a \cdot b)' = y$



(b)  $a' + b' = y$



Fonte: Autor.

$$(a \cdot b)' = y = a' + b'$$

$$(1 \cdot 1)' = 1' = 0 = 0 + 0 = 1' + 1'$$

$$(1 \cdot 0)' = 0' = 1 = 0 + 1 = 1' + 0'$$

$$(0 \cdot 1)' = 0' = 1 = 1 + 0 = 0' + 1'$$

$$(0 \cdot 0)' = 0' = 1 = 1 + 1 = 0' + 0'$$

A seguir, o professor retomará as montagens (Figura 4.30) e fará uma releitura, comparando com as figuras (Figura 4.35 e Figura 4.36).

## 4.5 Módulo 3: Aplicações

A partir dos conceitos e teoremas abordados nos módulos 1 e 2, o professor fará duas aplicações práticas, onde poderá mostrar a aplicação da álgebra booleana em situações do cotidiano.

**Público alvo:**

1º ano do ensino médio.

**Assunto:**

Álgebra Booleana.

**Objetivo:**

Aplicar a Álgebra Booleana em situações do cotidiano.

**Duração:**


4 aulas.

## 4.5.1 Prática 10: Situação Problema 1

### Enunciado

Uma residência possui uma cisterna subterrânea e uma caixa de água elevada para armazenamento de água potável, conforme a Figura 4.37.

Figura 4.37: Sistema de Abastecimento de Água



Fonte: Autor.

O proprietário deseja instalar um sistema de bombeamento automático para elevar a água da cisterna para a caixa.

Monte um circuito eletrônico que utilize dois sensores – um instalado na cisterna e o outro na caixa – e uma bomba, capaz de elevar a água da cisterna para a caixa d'água.

O sensor é uma boia que emite sinal lógico 1 quando inclinada para baixo e sinal lógico 0 quando inclinada para cima.

A bomba é acionada quando recebe sinal lógico 1 do circuito eletrônico.

Monte o projeto seguindo as etapas sugeridas a seguir:

- Defina as variáveis de entrada e saída.

- b) Construa a tabela verdade.
- c) Encontre a expressão algébrica para o circuito lógico.
- d) Represente o circuito simbolicamente.
- e) Monte o circuito em uma protoboard.

### Sugestão de Resolução

- a) Defina as variáveis de entrada e saída.

O circuito captará os sinais dos sensores e os transformará em um sinal para ser emitido para bomba. Portanto, as entradas serão os sensores e a saída será a bomba. De acordo com o enunciado, os alunos devem adotar a seguinte convenção:

- Sensor 1 inclinado para baixo (cisterna vazia): valor lógico 1;
- Sensor 1 inclinado para cima (cisterna cheia): valor lógico 0;
- Sensor 2 inclinado para baixo (caixa vazia): valor lógico 1;
- Sensor 2 inclinado para cima (caixa cheia): valor lógico 0;
- Bomba ligada: valor lógico 1;
- Bomba desligada: valor lógico 0.

Assim, os alunos poderão definir as variáveis da seguinte forma:

- Sensor 1:  $S1$ ;
- Sensor 2:  $S2$ ;
- Bomba:  $B$ .

- b) Construa a tabela verdade.

Tabela 4.28: Tabela Verdade

situação	Sensor 1 ( $S1$ )	Sensor 2 ( $S2$ )	Bomba ( $B$ )
a	1	1	0
b	1	0	0
c	0	1	1
d	0	0	0

Fonte: Autor.

Inicialmente, preenche-se as colunas referentes aos sensores com os possíveis valores lógicos. A partir da análise desses valores, é possível inferir sobre o resultado que deve ser colocado na coluna referente à bomba. Isto resultará em quatro situações possíveis.

**Situação a:** Caracterizada pelo sensor 1 inclinado para baixo (valor lógico 1), ou seja, cisterna vazia, a bomba não deverá ser ligada (valor lógico 0);

**Situação b:** Caracterizada pelo sensor 1 inclinado para baixo (valor lógico 1), ou seja, cisterna vazia, a bomba não deverá ser ligada (valor lógico 0);

**Situação c:** Caracterizada pelo sensor 1 inclinado para cima (valor lógico 0), ou seja, cisterna cheia, a bomba poderá ser ligada. O sensor 2 inclinado para cima (valor lógico 1), ou seja, a caixa vazia, a bomba deverá ser ligada. Portanto, não há restrição, a bomba poderá ser ligada (valor lógico 1);

**Situação d:** Caracterizada pelo sensor 1 inclinado para baixo (valor lógico 0), ou seja, cisterna cheia, a bomba poderá ser ligada. O sensor 2 suspenso (valor lógico 0), ou seja, a caixa cheia, a bomba não deverá ser ligada (valor lógico 0).

c) Encontre a expressão algébrica para o circuito lógico.

O professor mediará a aplicação da forma normal disjuntiva (FND) para obtenção da expressão algébrica que representa a tabela verdade.

Pelo método da soma dos produtos, temos que:

$$B = \underbrace{0 \cdot S1 \cdot S2}_{Sit. a} + \underbrace{0 \cdot S1 \cdot (S2)'}_{Sit. b} + \underbrace{1 \cdot (S1)' \cdot S2}_{Sit. c} + \underbrace{0 \cdot (S1)' \cdot (S2)'}_{Sit. d}$$
$$B = 0 + 0 + (S1)' \cdot S2 + 0$$

Assim, temos que a expressão algébrica do circuito é:


$$B = (S1)' \cdot S2$$

d) Represente o circuito simbolicamente.

Note que, na expressão  $B = (S1)' \cdot S2$ , temos uma operação AND e uma operação NOT.

Assim, conforme a Figura 4.38, os alunos tomarão uma porta AND e conectarão as variáveis  $S1$  e  $S2$ , sendo que a variável  $S1$  é negada por uma porta NOT. Na saída da porta AND, obterão os valores lógicos que representam a expressão algébrica.

Figura 4.38: Circuito Lógico da Expressão  $B = (S1)' \cdot S2$



Fonte: Autor.

e) Monte o circuito em uma protoboard.

Para montagem do circuito, serão utilizados os materiais descritos na Tabela 4.29:

Tabela 4.29: Lista de Materiais da Prática 10

Material	Quantidade
Protoboard	1
CI 74HC08N	1
CI 74HC04N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de $470\Omega$	2
Resistor de $220\Omega$	1
Fonte de 5 V (DC)	1

Fonte: Autor.


O Roteiro de uma possível montagem do circuito eletrônico (Figura 4.39) do circuito lógico (Figura 4.38) é apresentado a seguir.

Inicialmente, para uma melhor identificação da correlação entre o circuito lógico e o circuito eletrônico, será convencionado que a chave 1 será a variável  $S1$  e a chave 2 será a variável  $S2$ .

- Conecta-se os CIs (CI 74HC04N, CI 74HC08N) e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1- $S1$ ) e 2 (Ch2- $S2$ ) da chave DIP.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 dos CIs (CI 74HC04N e CI 74HC08N).
- Conecta-se um fio, do pino 1 (ch1- $S1$ ) da chave DIP ao pino 1 do CI 74HC04N.

- Conecta-se um fio, do pino 2 (ch2-S2) da chave DIP ao pino 2 do CI 74HC08N.
- Conecta-se um fio, do pino 2 do CI 74HC04N ao pino 1 do CI 74HC08N.
- Conecta-se um fio, do pino 3 do CI 74HC08N ao ânodo do LED.
- Conecta-se um resistor de  $220\Omega$ , do GND (Terra) ao cátodo do LED.
- Conecta-se um fio, do GND (Terra) ao pino 7 dos CIs (CI 74HC04N e 74HC08N).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 1 da chave DIP ao GND (Terra).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 2 da chave DIP ao GND (Terra).


Figura 4.39: Circuito Eletrônico do Sistema de Bombeamento



Fonte: Autor.

Após a montagem do circuito, verifica-se através de uma simulação (Figura 4.40) que o circuito está funcionando de acordo as condições solicitadas para o projeto.

Figura 4.40: Simulação do Circuito Eletrônico do Sistema de Bombeamento



Fonte: Autor.

## 4.5.2 Prática 11: Situação Problema 2

### Enunciado

Um carro possui 3 sensores, sendo:

- um para as portas: acionado quando alguma porta está aberta;
- um para os faróis: acionado quando algum farol está ligado;
- um na ignição: acionado quando a ignição está ligada.

Projete um circuito lógico capaz de acionar uma luz vermelha localizada no painel do carro sempre que:

- As portas estiverem abertas com a ignição acionada;
- Os faróis estiverem acessos com a ignição desligada.

## Sugestão de Resolução

a) Definição das variáveis de entrada e saída.

O circuito captará os sinais dos sensores e os transformará em um sinal para a luz do painel. Portanto, as entradas serão os sensores e saída será a luz do painel.

Adotando a seguinte convenção:

- Porta aberta: valor lógico 1;
- Porta fechada: valor lógico 0;
- Faróis acesos: Valor lógico 1;
- Faróis apagados: Valor lógico 0;
- Ignição ligada: valor lógico 1;
- Ignição desligada: valor lógico 0;
- Luz acesa: valor lógico 1;
- Luz apagada: valor lógico 0.

os alunos devem definir as variáveis:

- $F$ : sensor dos faróis;
- $I$ : sensor da ignição;
- $P$ : sensor das portas;
- $L$ : Luz do painel.

b) Construção da tabela verdade.

Tabela 4.30: Tabela Verdade

situação	Farol ( $F$ )	Ignição ( $I$ )	Porta ( $P$ )	Luz ( $L$ )
a	1	1	1	1
b	1	1	0	0
c	1	0	1	1
d	1	0	0	1
e	0	1	1	1
f	0	1	0	0
g	0	0	1	0
h	0	0	0	0

Fonte: Autor.

**Situação a:**

Como a porta está aberta (valor lógico 1) e a ignição ligada (valor lógico 1), a luz do painel deverá acender (valor lógico 1);

**Situação b:**

Nenhuma restrição, o carro poderá estar com a ignição ligada (valor lógico 1), com os faróis ligados (valor lógico 1) e a porta fechada (valor lógico 0), assim, a luz do painel permanecerá desligada (valor lógico 0);

**Situação c:**

Como o farol está ligado (valor lógico 1) e a ignição está desligada (valor lógico 0), a luz do painel deverá acender (valor lógico 1).

**Situação d:**

Como o farol está ligado (valor lógico 1) e a ignição está desligada (valor lógico 0), a luz do painel deverá acender (valor lógico 1).

**Situação e:**

Como a porta está aberta (valor lógico 1) e a ignição ligada (valor lógico 1), a luz do painel deverá acender (valor lógico 1);

**Situação f:**

Nenhuma restrição, o carro poderá estar com a ignição ligada (valor lógico 1), com os faróis desligados (valor lógico 0) e a porta fechada (valor lógico 0), assim, a luz do painel permanecerá desligada (valor lógico 0);

**Situação g:**

Nenhuma restrição, o carro poderá estar com a ignição desligada (valor lógico 0), com os faróis desligados (valor lógico 0) e a porta aberta (valor lógico 1), assim, a luz do painel permanecerá desligada (valor lógico 0);

**Situação h:**

Nenhuma restrição, o carro poderá estar com a ignição desligada (valor lógico 0), com os faróis desligados (valor lógico 0) e a porta fechada (valor lógico 0), assim, a luz do painel permanecerá desligada (valor lógico 0);

c) Encontre a expressão algébrica para o circuito lógico.

Novamente, o professor mediará a aplicação da forma normal disjuntiva (FND)

para obtenção da expressão algébrica correspondente à tabela verdade recém construída. O professor poderá mostrar aos alunos que as saídas 0 da tabela verdade (Tabela 4.30) podem ser omitidas, como consequência do Teorema 2 e do Axioma N.1. Neste caso, temos que:

$$L = \underbrace{F \cdot I \cdot P}_{\text{Sit. a}} + \underbrace{F \cdot I' \cdot P}_{\text{Sit. c}} + \underbrace{F \cdot I' \cdot P'}_{\text{Sit. d}} + \underbrace{F' \cdot I \cdot P}_{\text{Sit. e}}$$

$$L = F \cdot I \cdot P + F' \cdot I \cdot P + F \cdot I' \cdot P + F \cdot I' \cdot P'$$

Portanto, pela Teorema 8, temos que a expressão algébrica do circuito é:

$$L = \underbrace{F \cdot I \cdot P + F' \cdot I \cdot P}_{I \cdot P} + \underbrace{F \cdot I' \cdot P + F \cdot I' \cdot P'}_{F \cdot I'}$$


$$L = I \cdot P + F \cdot I'$$

d) Represente o circuito simbolicamente.

Note que na expressão  $L = I \cdot P + F \cdot I'$  temos duas operações AND, uma operação OR e uma operação NOT.

Assim, conforme apresentado na Figura 4.41, os alunos devem tomar duas portas AND, onde em uma delas serão conectadas as variáveis  $I$  e  $P$  e na outra as variáveis  $F$  e  $I$ , sendo que a variável  $I$  é negada por uma porta NOT. As saídas das portas AND são conectadas nas entradas de uma porta OR, obtendo como saída os valores lógicos que representam a expressão algébrica.

Figura 4.41: Circuito Lógica da Expressão  $L = I \cdot P + F \cdot I'$



Fonte: Autor.

e) Monte o circuito em uma protoboard.

Para montagem do circuito, serão utilizados os materiais descritos na Tabela 4.31:

Tabela 4.31: Lista de Materiais da Prática 11

Material	Quantidade
Protoboard	1
CI 74HC32N	1
CI 74HC08N	1
CI 74HC04N	1
Chave DIP	1
LED	1
Fio 24AWG	30cm
Resistor de $470\Omega$	3
Resistor de $220\Omega$	1
Fonte de 5 V (DC)	1

Fonte: Autor.


O Roteiro de uma possível montagem do circuito eletrônico (Figura 4.42) do circuito lógico da Figura 4.41.

Inicialmente, para uma melhor identificação da correlação entre o circuito lógico e o circuito eletrônico, será convencionado que a chave 1 será a variável  $F$ , a chave 2 será a variável  $I$  e a chave 3 será a variável  $P$ .

- Conecta-se os CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N) e a chave DIP, com as linhas de pinos em lados opostos em relação ao suco central da protoboard.
- Conecta-se um fio, do  $V_{cc}$  aos pinos 1 (Ch1- $F$ ), 2 (Ch2- $I$ ) e 3 (Ch3- $P$ ) da chave DIP.
- Conecta-se um fio, do  $V_{cc}$  ao pino 14 dos CIs (CI 74HC04N, CI 74HC08N e CI 74HC32N).
- Conecta-se um fio, do pino 1 (ch1- $F$ ) da chave DIP ao pino 1 do CI 74HC08N.
- Conecta-se um fio, do pino 2 (ch2- $I$ ) da chave DIP ao pino 1 do CI 74HC04N.
- Conecta-se um fio, do pino 2 do CI 74HC04N ao pino 2 do CI 74HC08N.
- Conecta-se um fio, do pino 2 (ch2- $I$ ) da chave DIP ao pino 4 do CI 74HC08N.
- Conecta-se um fio, do pino 3 (ch3- $P$ ) da chave DIP ao pino 5 do CI 74HC08N.
- Conecta-se um fio, do pino 3 do CI 74HC08N ao pino 1 do CI 74HC32N.

- Conecta-se um fio, do pino 6 do CI 74HC08N ao pino 2 do CI 74HC32N.
- Conecta-se um fio, do pino 3 do CI 74HC32N ao ânodo do LED.
- Conecta-se um resistor de  $220\Omega$ , do GND (Terra) ao cátodo do LED.
- Conecta-se um fio, do GND (Terra) ao pino 7 dos CIs (CI 74HC04N, 74HC08N e CI 74HC32N).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 1 da chave DIP ao GND (Terra).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 2 da chave DIP ao GND (Terra).
- Conecta-se um resistor (resistor pull-down) de  $470\Omega$ , do pino 3 da chave chave DIP ao GND (Terra).

Figura 4.42: Circuito Eletrônico da Luz de Alerta




Fonte: Autor.


Após a montagem do circuito, verifica-se através de uma simulação (Figura 4.43) que o circuito está funcionando de acordo as condições solicitadas para o projeto.

Figura 4.43: Simulação do Circuito da Luz de Alerta


(a)  $F$ : aceso,  $I$ : ligada e  $P$ : aberta




(b)  $F$ : aceso,  $I$ : ligada e  $P$ : fechada




(c)  $F$ : aceso,  $I$ : desligada e  $P$ : aberta




(d)  $F$ : aceso,  $I$ : desligada e  $P$ : fechada




(e)  $F$ : apagado,  $I$ : ligada e  $P$ : aberta




(f)  $F$ : apagado,  $I$ : ligada e  $P$ : fechada



(g)  $F$ : apagado,  $I$ : desligada e  $P$ : aberta



(h)  $F$ : apagado,  $I$ : desligada e  $P$ : fechada



Fonte: Autor.

# Capítulo 5

## Considerações Finais

Os Parâmetros Curriculares Nacionais do ensino médio estabelecem que a escola precisa preparar o aluno para compreender como a matemática é aplicada dentro e fora do contexto acadêmico. Associar conteúdos programáticos diferenciados e adequar a forma de transferir os conhecimentos, afim de levar o aluno a pensar a partir de análises e responder com uma postura ativa, ainda é um desafio para o ensino. Foi pensando nessa direção que propomos este trabalho.

Mais precisamente, mostramos como abordar resultados fundamentais da álgebra e funções booleanas por intermédio de atividades práticas com circuitos lógicos digitais, acreditando que a associação imediata da teoria à prática facilita o aprendizado da estrutura lógica subjacente.

Enfatizamos, ainda, a importância da lógica em problemas do cotidiano, fazendo com que o aluno possa transpor naturalmente os conceitos vistos em sala para sua realidade. Por isso, acreditamos que a abordagem proposta surge como mais uma alternativa aos professores de matemática para promover o ensino de lógica matemática no ensino médio.

Vale ressaltar que este trabalho não possui carácter exaustivo e, em virtude disso, deixa muitas possibilidades em aberto, muitas propriedades e outros resultados que ainda podem ser explorados.

Nesse sentido, acreditamos que a metodologia proposta pode ser aplicada em trabalhos futuros direcionados, por exemplo, à lógica proposicional, comumente abordada em concursos públicos, teoria de conjuntos e outros ramos da lógica mais próximos da realidade curricular do ensino médio.

# Referências Bibliográficas

- 1 SMART Rain: Automatic water management technology. 2021. Disponível em: <<https://smartrain.net/>>. Acesso em: 9 de setembro de 2020.
- 2 GIVANT, S.; HALMOS, P. *Introduction to Boolean Algebras*. Springer New York, 2008. (Undergraduate Texts in Mathematics). ISBN 9780387402932. Disponível em: <<https://books.google.com.br/books?id=ORILyf8sF2sC>>.
- 3 BRASIL. *Base Nacional Comum Curricular*. 2018. Brasília. Ministério da Educação.
- 4 BRASIL. *Lei nº 9.394 de 20 de Dezembro de 1996*. 1996. Brasília. Disponível em: <[http://www.planalto.gov.br/ccivil\\_03/leis/19394.htm](http://www.planalto.gov.br/ccivil_03/leis/19394.htm)>. Acesso em: 10 de maio de 2021.
- 5 BRASIL. *Orientações Curriculares para Ensino Médio: Ciências da natureza, matemática e suas tecnologias*. 2006. Brasília. Ministério da Educação, Secretaria de Educação Básica.
- 6 ALMEIDA, L. B. L. de. *Introdução à Lógica Matemática com aplicações na Educação Básica*. Dissertação (Mestrado Profissional em Matemática em Rede Nacional) — Instituto de Matemática da Universidade Federal de Alagoas, 2021.
- 7 BUTIERRES, G. C. *Uma proposta para introdução da Lógica nas aulas de Matemática*. Dissertação (Mestrado Profissional em Matemática em Rede Nacional) — Instituto de Matemática, Estatística e Física da Universidade Federal do Rio Grande, 2016.
- 8 FRANÇA, F. J. de A. *Álgebras de Boole e Aplicações*. Dissertação (Mestrado Profissional em Matemática em Rede Nacional) — Universidade Federal de Viçosa, 2021.
- 9 GERMANY, F. A. *Introdução à Lógica Matemática*. Dissertação (Mestrado Profissional em Matemática em Rede Nacional) — Universidade Federal de Dourados, 2021.

- 10 ANDRADE, J. T. de. *Uma Abordagem ao Raciocínio Lógico no Contexto dos Concursos Públicos*. Dissertação (Mestrado Profissional em Matemática em Rede Nacional) — Univerdidade Federal do Cariri, 2021.
- 11 POLANYI, M. Personal knowledge: towards a post-critical. *Philosophy*, v. 2, 1958.
- 12 SUN, R. Bottom-up learning and top-down learning. In: \_\_\_\_\_. *Encyclopedia of the Sciences of Learning*. Boston, MA: Springer US, 2012. p. 479–481. ISBN 978-1-4419-1428-6. Disponível em: <[https://doi.org/10.1007/978-1-4419-1428-6\\_387](https://doi.org/10.1007/978-1-4419-1428-6_387)>.
- 13 OLIVEIRA, F. A. de. *Circuitos Lógicos para o Estudo e Desenvolvimento de Potencialidades acerca da Compreensão de Conectivos*. Dissertação (Mestrado Profissional em Matemática em Rede Nacional) — Colégio Pedro II, 2020.
- 14 BOOLE, G. *The mathematical analysis of logic*. [S.l.]: Philosophical Library, 1847.
- 15 DAGHLIAN, J. *Lógica e Álgebra de Boole*. 4. ed. São Paulo: Atlas, 1995.
- 16 MENDELSON, E. *Álgebra booleana e circuitos de chaveamento*. [S.l.]: McGRAW-HILL do Brasil, 1977.
- 17 BARANAUSKAS, J. A. *Álgebra de Boole e Simplificação de Circuitos Lógicos*. 2012. 123 slides. Disponível em: <<http://dcm.ffclrp.usp.br/~augusto/teaching/aba/AB-Algebra-Boole-Simplificacao-Circuitos.pdf>>. Acesso em: 05 de Março de 2020.
- 18 ZABALA, A. *A Prática Educativa: Como ensinar*. 1. ed. Porto Alegre, RS: Editora Artmed, 1998.